電子封裝技術(shù)叢書--三維電子封裝的硅通孔技術(shù)
定 價(jià)：148 元
叢書名：電子封裝技術(shù)叢書
- 作者：[美]劉漢誠(chéng) 著，秦飛，曹立強(qiáng) 譯
- 出版時(shí)間：2014/7/1
- ISBN：9787122198976
- 出 版 社：化學(xué)工業(yè)出版社
- 中圖法分類：TN605
- 頁(yè)碼：390
- 紙張：膠版紙
- 版次：1
- 開本：16開
本書系統(tǒng)討論了用于電子、光電子和微機(jī)電系統(tǒng)（MEMS）器件的三維集成硅通孔（TSV）技術(shù)的最新進(jìn)展和可能的演變趨勢(shì)，詳盡討論了三維集成關(guān)鍵技術(shù)中存在的主要工藝問(wèn)題和潛在解決方案。首先介紹了半導(dǎo)體工業(yè)中的納米技術(shù)和三維集成技術(shù)的起源和演變歷史，然后重點(diǎn)討論TSV制程技術(shù)、晶圓減薄與薄晶圓在封裝組裝過(guò)程中的拿持技術(shù)、三維堆疊的微凸點(diǎn)制作與組裝技術(shù)、芯片與芯片鍵合技術(shù)、芯片與晶圓鍵合技術(shù)、晶圓與晶圓鍵合技術(shù)、三維器件集成的熱管理技術(shù)以及三維集成中的可靠性問(wèn)題等，最后討論了具備量產(chǎn)潛力的三維封裝技術(shù)以及TSV技術(shù)的未來(lái)發(fā)展趨勢(shì)。
本書適合從事電子、光電子、MEMS等器件三維集成的工程師、科研人員和技術(shù)管理人員閱讀，也可以作為相關(guān)專業(yè)大學(xué)高年級(jí)本科生和研究生教材和參考書。
硅通孔（TSV）技術(shù)是目前半導(dǎo)體制造業(yè)中最為先進(jìn)的一項(xiàng)顛覆性技術(shù)，是三維硅（3D Si）集成技術(shù)和三維芯片（3D IC）集成技術(shù)的核心和關(guān)鍵。TSV技術(shù)具有更好的電性能、更低的功耗、更寬的帶寬、更高的密度、更小的外形尺寸、更小的重量等優(yōu)勢(shì)。 《三維電子封裝的硅通孔技術(shù)》是美國(guó)知名專家John Lau博士關(guān)于TSV關(guān)鍵技術(shù)的最新力作，國(guó)內(nèi)第一本詳細(xì)介紹TSV關(guān)鍵技術(shù)的專著。John Lau博士在微電子行業(yè)擁有超過(guò)36年的研發(fā)經(jīng)驗(yàn)。 本書原版一經(jīng)出版就受到國(guó)際學(xué)者的關(guān)注。中譯本由中國(guó)電子學(xué)會(huì)電子制造與封裝技術(shù)分會(huì)邀請(qǐng)國(guó)內(nèi)從事TSV相關(guān)技術(shù)的知名專家翻譯并審校，集中體現(xiàn)了國(guó)際上最新的研究成果。 《三維電子封裝的硅通孔技術(shù)》不僅詳細(xì)介紹了制作TSV所需的6個(gè)關(guān)鍵工藝，同時(shí)還對(duì)三維集成的關(guān)鍵技術(shù)——薄晶圓的強(qiáng)度測(cè)量和拿持、晶圓微凸點(diǎn)制作、組裝技術(shù)以及電遷移問(wèn)題，以及熱管理等進(jìn)行了詳細(xì)討論。最后作者還給出了具備量產(chǎn)潛力的三維封裝技術(shù)以及TSV技術(shù)的未來(lái)發(fā)展趨勢(shì)。 《三維電子封裝的硅通孔技術(shù)》對(duì)3D集成這個(gè)極具吸引力的領(lǐng)域給出了一個(gè)全面及時(shí)的總結(jié)，適合3D集成技術(shù)研究與開發(fā)的專業(yè)人員、尋求3D集成問(wèn)題解決方案的人員、從事互連系統(tǒng)低功耗寬帶寬設(shè)計(jì)人員以及高良率制造工藝開發(fā)人員閱讀。
第1章半導(dǎo)體工業(yè)中的納米技術(shù)和3D集成技術(shù)
1.1引言
1.2納米技術(shù)
1.2.1納米技術(shù)的起源
1.2.2納米技術(shù)的重要里程碑
1.2.3石墨烯與電子工業(yè)
1.2.4納米技術(shù)展望
1.2.5摩爾定律：電子工業(yè)中的納米技術(shù)
1.33D集成技術(shù)
1.3.1TSV技術(shù)
1.3.D集成技術(shù)的起源
1.43D Si集成技術(shù)展望與挑戰(zhàn)
1.4.D Si集成技術(shù)
1.4.D Si集成鍵合組裝技術(shù)
1.4.33D Si集成技術(shù)面臨的挑戰(zhàn)
第1章半導(dǎo)體工業(yè)中的納米技術(shù)和3D集成技術(shù)
1.1引言
1.2納米技術(shù)
1.2.1納米技術(shù)的起源
1.2.2納米技術(shù)的重要里程碑
1.2.3石墨烯與電子工業(yè)
1.2.4納米技術(shù)展望
1.2.5摩爾定律：電子工業(yè)中的納米技術(shù)
1.33D集成技術(shù)
1.3.1TSV技術(shù)
1.3.D集成技術(shù)的起源
1.43D Si集成技術(shù)展望與挑戰(zhàn)
1.4.D Si集成技術(shù)
1.4.D Si集成鍵合組裝技術(shù)
1.4.33D Si集成技術(shù)面臨的挑戰(zhàn)
1.4.43D Si集成技術(shù)展望
1.53D IC集成技術(shù)的潛在應(yīng)用與挑戰(zhàn)
1.5.D IC集成技術(shù)的定義
1.5.2移動(dòng)電子產(chǎn)品的未來(lái)需求
1.5.3帶寬和寬I/O的定義
1.5.4存儲(chǔ)帶寬
1.5.5存儲(chǔ)芯片堆疊
1.5.6寬I/O存儲(chǔ)器
1.5.7寬I/O動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）
1.5.8寬I/O接口
1.5.92.5D與3D IC集成（無(wú)源與有源轉(zhuǎn)接板）技術(shù)
1.62.5D IC集成（轉(zhuǎn)接板）技術(shù)的最新進(jìn)展
1.6.1用作中間基板的轉(zhuǎn)接板
1.6.2用于釋放應(yīng)力的轉(zhuǎn)接板
1.6.3用作載板的轉(zhuǎn)接板
1.6.4用于熱管理的轉(zhuǎn)接板
1.73D IC集成無(wú)源TSV轉(zhuǎn)接板技術(shù)的新趨勢(shì)
1.7.1雙面貼裝空腔式轉(zhuǎn)接板技術(shù)
1.7.2有機(jī)基板開孔式轉(zhuǎn)接板技術(shù)
1.7.3設(shè)計(jì)舉例
1.7.4帶散熱塊的有機(jī)基板開孔式轉(zhuǎn)接板技術(shù)
1.7.5超低成本轉(zhuǎn)接板
1.7.6用于熱管理的轉(zhuǎn)接板技術(shù)
1.7.7用于LED和SiP封裝的帶埋入式微流體通道的轉(zhuǎn)接板技術(shù)
1.8埋入式3D IC集成技術(shù)
1.8.1帶應(yīng)力釋放間隙的半埋入式轉(zhuǎn)接板
1.8.2用于光電子互連的埋入式3D 混合IC集成技術(shù)
1.9總結(jié)與建議
1.參考文獻(xiàn)
第2章TSV技術(shù)
2.1引言
2.2TSV的發(fā)明
2.3采用TSV技術(shù)的量產(chǎn)產(chǎn)品
2.4TSV孔的制作
2.4.1DRIE與激光打孔
2.4.2制作錐形孔的DRIE工藝
2.4.3制作直孔的DRIE工藝
2.5絕緣層制作
2.5.1熱氧化法制作錐形孔絕緣層
2.5.2PECVD法制作錐形孔絕緣層
2.5.3PECVD法制作直孔絕緣層的實(shí)驗(yàn)設(shè)計(jì)
2.5.4實(shí)驗(yàn)設(shè)計(jì)結(jié)果
2.5.5總結(jié)與建議
2.6阻擋層與種子層制作
2.6.1錐形TSV孔的Ti阻擋層與Cu種子層
2.6.2直TSV孔的Ta阻擋層與Cu種子層
2.6.3直TSV孔的Ta阻擋層沉積實(shí)驗(yàn)與結(jié)果
2.6.4直TSV孔的Cu種子層沉積實(shí)驗(yàn)與結(jié)果
2.6.5總結(jié)與建議
2.7TSV電鍍Cu填充
2.7.1電鍍Cu填充錐形TSV孔
2.7.2電鍍Cu填充直TSV孔
2.7.3直TSV盲孔的漏電測(cè)試
2.7.4總結(jié)與建議
2.8殘留電鍍Cu的化學(xué)機(jī)械拋光（CMP）
2.8.1錐形TSV的化學(xué)機(jī)械拋光
2.8.2直TSV的化學(xué)機(jī)械拋光
2.8.3總結(jié)與建議
2.9TSV Cu外露
2.9.1CMP濕法工藝
2.9.2干法刻蝕工藝
2.9.3總結(jié)與建議
2.10FEOL與BEOL
2.11TSV工藝
2.11.1鍵合前制孔工藝
2.11.2鍵合后制孔工藝
2.11.3先孔工藝
2.11.4中孔工藝
2.11.5正面后孔工藝
2.11.6背面后孔工藝
2.11.7無(wú)源轉(zhuǎn)接板
2.11.8總結(jié)與建議
2.12參考文獻(xiàn)
第3章TSV的力學(xué)、熱學(xué)與電學(xué)行為
3.1引言
3.2SiP封裝中TSV的力學(xué)行為
3.2.1有源/無(wú)源轉(zhuǎn)接板中TSV的力學(xué)行為
3.2.2可靠性設(shè)計(jì)（DFR）結(jié)果
3.2.3含RDL層的TSV
3.2.4總結(jié)與建議
3.3存儲(chǔ)芯片堆疊中TSV的力學(xué)行為
3.3.1模型與方法
3.3.2TSV的非線性熱應(yīng)力分析
3.3.3修正的虛擬裂紋閉合技術(shù)
3.3.4TSV界面裂紋的能量釋放率
3.3.5TSV界面裂紋能量釋放率的參數(shù)研究
3.3.6總結(jié)與建議
3.4TSV的熱學(xué)行為
3.4.1TSV芯片/轉(zhuǎn)接板的等效熱導(dǎo)率
3.4.2TSV節(jié)距對(duì)TSV芯片/轉(zhuǎn)接板等效熱導(dǎo)率的影響
3.4.3TSV填充材料對(duì)TSV芯片/轉(zhuǎn)接板等效熱導(dǎo)率的影響
3.4.4TSV Cu填充率對(duì)TSV芯片/轉(zhuǎn)接板等效熱導(dǎo)率的影響
3.4.5更精確的計(jì)算模型
3.4.6總結(jié)與建議
3.5TSV的電學(xué)性能
3.5.1電學(xué)結(jié)構(gòu)
3.5.2模型與方程
3.5.3總結(jié)與建議
3.6盲孔TSV的電測(cè)試
3.6.1測(cè)試目的
3.6.2測(cè)試原理與儀器
3.6.3測(cè)試方法與結(jié)果
3.6.4盲孔TSV電測(cè)試指引
3.6.5總結(jié)與建議
3.7參考文獻(xiàn)
第4章薄晶圓的強(qiáng)度測(cè)量
4.1引言
4.2用于薄晶圓強(qiáng)度測(cè)量的壓阻應(yīng)力傳感器
4.2.1壓阻應(yīng)力傳感器及其應(yīng)用
4.2.2壓阻應(yīng)力傳感器的設(shè)計(jì)與制作
4.2.3壓阻應(yīng)力傳感器的校準(zhǔn)
4.2.4背面磨削后晶圓的應(yīng)力
4.2.5切割膠帶上晶圓的應(yīng)力
4.2.6總結(jié)與建議
4.3晶圓背面磨削對(duì)Culowk芯片力學(xué)行為的影響
4.3.1實(shí)驗(yàn)方法
4.3.2實(shí)驗(yàn)過(guò)程
4.3.3結(jié)果與討論
4.3.4總結(jié)與建議
4.4參考文獻(xiàn)
第5章薄晶圓拿持技術(shù)
5.1引言
5.2晶圓減薄與薄晶圓拿持
5.3黏合是關(guān)鍵
5.4薄晶圓拿持問(wèn)題與可能的解決方案
5.4.200mm薄晶圓的拿持
5.4.200mm薄晶圓的拿持
5.5切割膠帶對(duì)含Cu/Au焊盤薄晶圓拿持的影響
5.6切割膠帶對(duì)含有CuNiAu凸點(diǎn)下金屬(UBM)薄晶圓拿持的影響
5.7切割膠帶對(duì)含RDL和焊錫凸點(diǎn)TSV轉(zhuǎn)接板薄晶圓拿持的影響
5.8薄晶圓拿持的材料與設(shè)備
5.9薄晶圓拿持的黏合劑和工藝指引
5.9.1黏合劑的選擇
5.9.2薄晶圓拿持的工藝指引
5.10總結(jié)與建議
5.11M公司的晶圓支撐系統(tǒng)
5.12EVG公司的臨時(shí)鍵合與解鍵合系統(tǒng)
5.12.1臨時(shí)鍵合
5.12.2解鍵合
5.13無(wú)載體的薄晶圓拿持技術(shù)
5.13.1基本思路
5.13.2設(shè)計(jì)與工藝
5.13.3總結(jié)與建議
5.14參考文獻(xiàn)
第6章微凸點(diǎn)制作、組裝與可靠性
6.1引言
A部分：晶圓微凸點(diǎn)制作工藝
6.2內(nèi)容概述
6.3普通焊錫凸點(diǎn)制作的電鍍方法
6.43D IC集成SiP的組裝工藝
6.5晶圓微凸點(diǎn)制作的電鍍方法
6.5.1測(cè)試模型
6.5.2采用共形Cu電鍍和Sn電鍍制作晶圓微凸點(diǎn)
6.5.3采用非共形Cu電鍍和Sn電鍍制作晶圓微凸點(diǎn)
6.6制作晶圓微凸點(diǎn)的電鍍工藝參數(shù)
6.7總結(jié)與建議
B部分：超細(xì)節(jié)距晶圓微凸點(diǎn)的制作、組裝與可靠性評(píng)估
6.8細(xì)節(jié)距無(wú)鉛焊錫微凸點(diǎn)
6.8.1測(cè)試模型
6.8.2微凸點(diǎn)制作
6.8.3微凸點(diǎn)表征
6.9C2C互連細(xì)節(jié)距無(wú)鉛焊錫微凸點(diǎn)的組裝
6.9.1組裝方法、表征方法與可靠性評(píng)估方法
6.9.2C2C自然回流焊組裝工藝
6.9.3C2C自然回流焊組裝工藝效果的表征
6.9.4C2C熱壓鍵合(TCB)組裝工藝
6.9.5C2C熱壓鍵合(TCB)組裝工藝效果的表征
6.9.6組裝可靠性評(píng)估
6.10超細(xì)節(jié)距晶圓無(wú)鉛焊錫微凸點(diǎn)的制作
6.10.1測(cè)試模型
6.10.2微凸點(diǎn)制作
6.10.3超細(xì)節(jié)距微凸點(diǎn)的表征
6.11總結(jié)與建議
6.12參考文獻(xiàn)
第7章微凸點(diǎn)的電遷移
7.1引言
7.2大節(jié)距大體積微焊錫接點(diǎn)
7.2.1測(cè)試模型與測(cè)試方法
7.2.2測(cè)試步驟
7.2.3測(cè)試前試樣的微結(jié)構(gòu)
7.2.40℃、低電流密度條件下測(cè)試后的試樣
7.2.50℃、高電流密度條件下測(cè)試后的試樣
7.2.6焊錫接點(diǎn)的失效機(jī)理
7.2.7總結(jié)與建議
7.3小節(jié)距小體積微焊錫接點(diǎn)
7.3.1測(cè)試模型與方法
7.3.2結(jié)果與討論
7.3.3總結(jié)與建議
7.4參考文獻(xiàn)
第8章芯片到芯片、芯片到晶圓、晶圓到晶圓鍵合
8.1引言
8.2低溫焊料鍵合基本原理
8.3低溫C2C鍵合［(SiO2/Si3N4/Ti/Cu)到
(SiO2/Si3N4/Ti/Cu/In/Sn/Au)］
8.3.1測(cè)試模型
8.3.2拉力測(cè)試結(jié)果
8.3.3X射線衍射與透射電鏡觀察結(jié)果
8.4低溫C2C鍵合［(SiO2/Ti/Cu/Au/Sn/In/Sn/Au)到
(SiO2/Ti/Cu/Sn/In/Sn/Au)］
8.4.1測(cè)試模型
8.4.2測(cè)試結(jié)果評(píng)估
8.5低溫C2W鍵合［(SiO2/Ti/Au/Sn/In/Au)到(SiO2/Ti/Au)］
8.5.1焊料設(shè)計(jì)
8.5.2測(cè)試模型
8.5.3用于3D IC芯片堆疊的InSnAu低溫鍵合
8.5.4InSnAu IMC層的SEM、TEM、XDR、DSC分析
8.5.5InSnAu IMC層的彈性模量和硬度
8.5.6三次回流后的InSnAu IMC層
8.5.7InSnAu IMC層的剪切強(qiáng)度
8.5.8InSnAu IMC層的電阻
8.5.9InSnAu IMC層的熱穩(wěn)定性
8.5.總結(jié)與建議
8.6低溫W2W鍵合［TiCuTiAu到TiCuTiAuSnInSnInAu］
8.6.1測(cè)試模型
8.6.2測(cè)試模型制作
8.6.3低溫W2W鍵合
8.6.4CSAM檢測(cè)
8.6.5微結(jié)構(gòu)的SEM/EDX/FIB/TEM分析
8.6.6氦泄漏率測(cè)試與結(jié)果
8.6.7可靠性測(cè)試與結(jié)果
8.6.8總結(jié)與建議
8.7參考文獻(xiàn)
第9章3D IC集成的熱管理
9.1引言
9.2TSV轉(zhuǎn)接板對(duì)3D SiP封裝熱性能的影響
9.2.1封裝的幾何參數(shù)與材料的熱性能參數(shù)
9.2.2TSV轉(zhuǎn)接板對(duì)封裝熱阻的影響
9.2.3芯片功率的影響
9.2.4TSV轉(zhuǎn)接板尺寸的影響
9.2.5TSV轉(zhuǎn)接板厚度的影響
9.2.6芯片尺寸的影響
9.33D存儲(chǔ)芯片堆疊封裝的熱性能
9.3.1均勻熱源3D堆疊TSV芯片的熱性能
9.3.2非均勻熱源3D堆疊TSV芯片的熱性能
9.3.3各帶一個(gè)熱源的兩個(gè)TSV芯片
9.3.4各帶兩個(gè)熱源的兩個(gè)TSV芯片
9.3.5交錯(cuò)熱源作用下的兩個(gè)TSV芯片
9.4TSV芯片厚度對(duì)熱點(diǎn)溫度的影響
9.5總結(jié)與建議
9.63D SiP封裝的TSV和微通道熱管理系統(tǒng)
9.6.1測(cè)試模型
9.6.2測(cè)試模型制作
9.6.3晶圓到晶圓鍵合
9.6.4熱性能與電性能
9.6.5品質(zhì)與可靠性
9.6.6總結(jié)與建議
9.7參考文獻(xiàn)
第10章3D IC封裝
10.1引言
10.2TSV技術(shù)與引線鍵合技術(shù)的成本比較
10.3Culowk芯片堆疊的引線鍵合
10.3.1測(cè)試模型
10.3.2Culowk焊盤上的應(yīng)力
10.3.3組裝與工藝
10.3.4總結(jié)與建議
10.4芯片到芯片的面對(duì)面堆疊
10.4.1用于3D IC封裝的AuSn互連
10.4.2測(cè)試模型
10.4.3C2W組裝
10.4.4C2W實(shí)驗(yàn)設(shè)計(jì)
10.4.5可靠性測(cè)試與結(jié)果
10.4.6用于3D IC封裝的SnAg互連
10.4.7總結(jié)與建議5
10.5用于低成本、高性能與高密度SiP封裝的面對(duì)面互連
10.5.1用于超細(xì)節(jié)距Culowk芯片的Cu柱互連技術(shù)
10.5.2可靠性評(píng)估
10.5.3一些新的設(shè)計(jì)
10.6埋入式晶圓級(jí)封裝（eWLP）到芯片的互連
10.6.D eWLP與再布線芯
……
第11章3D集成的發(fā)展趨勢(shì)
書單推薦
