“EDA技術(shù)”課程受益面很寬，又是一門發(fā)展迅速、工程性強(qiáng)、須緊密結(jié)合技術(shù)發(fā)展前沿的現(xiàn)代電子設(shè)計(jì)技術(shù)課程。
本書作者給出了FPGA的一些設(shè)計(jì)技巧和實(shí)用設(shè)計(jì)方法，以及FPGA綜合設(shè)計(jì)實(shí)例。通過本書的學(xué)習(xí)，可以使學(xué)生能夠掌握常用的EDA開發(fā)軟件,及時(shí)將學(xué)科的最新成果引入教學(xué)中，將HDL硬件描述語言設(shè)計(jì)方法和FPGA的開發(fā)技術(shù)及符合工程規(guī)范的系統(tǒng)設(shè)計(jì)技術(shù)有機(jī)地融合在一起，強(qiáng)調(diào)理論和實(shí)際的聯(lián)系，培養(yǎng)學(xué)生的創(chuàng)新能力和實(shí)驗(yàn)動(dòng)手能力。本書可作為電子、通信、計(jì)算機(jī)、自動(dòng)化等專業(yè)的教材，也可供相關(guān)技術(shù)人員參考使用。
第1章 概述
1.1 EDA技術(shù)
1.1.1 EDA技術(shù)的發(fā)展史
1.1.2 EDA與電子系統(tǒng)設(shè)計(jì)
1.1.3 EDA軟件平臺(tái)
1.2 EDA技術(shù)的基本特征及工具
1.2.1 EDA技術(shù)的研究范疇
1.2.2 EDA技術(shù)的基本特征
1.2.3 EDA的基本工具
1.3 硬件描述語言簡介
1.4 可編程ASIC及發(fā)展趨勢
1.4.1 專用集成電路ASIC簡介
1.4.2 集成電路的設(shè)計(jì)流程
1.4.3 可編程ASIC的特點(diǎn)
1.4.4 可編程ASIC發(fā)展趨勢 第1章 概述
1.1 EDA技術(shù)
1.1.1 EDA技術(shù)的發(fā)展史
1.1.2 EDA與電子系統(tǒng)設(shè)計(jì)
1.1.3 EDA軟件平臺(tái)
1.2 EDA技術(shù)的基本特征及工具
1.2.1 EDA技術(shù)的研究范疇
1.2.2 EDA技術(shù)的基本特征
1.2.3 EDA的基本工具
1.3 硬件描述語言簡介
1.4 可編程ASIC及發(fā)展趨勢
1.4.1 專用集成電路ASIC簡介
1.4.2 集成電路的設(shè)計(jì)流程
1.4.3 可編程ASIC的特點(diǎn)
1.4.4 可編程ASIC發(fā)展趨勢
1.5 IP核與SOC設(shè)計(jì)
1.5.1 IP核
1.5.2 IP核的復(fù)用技術(shù)
1.5.3 SOC設(shè)計(jì)技術(shù)
1.5.4 軟／硬件協(xié)同設(shè)計(jì)
1.6 EDA技術(shù)的發(fā)展趨勢
本章小結(jié)
習(xí)題
第2章 可編程邏輯器件
2.1 可編程邏輯器件的分類
2.2 可編程邏輯器件的編程元件
2.2.1 熔絲型開關(guān)
2.2.2 反熔絲型開關(guān)
2.2.3 浮柵編程元件
2.2.4 基于SRAM的編程元件
2.3 邊界掃描測試技術(shù)
2.4 CPLD/FPGA的基本結(jié)構(gòu)及特點(diǎn)
2.4.1 CPLD的基本結(jié)構(gòu)與特點(diǎn)
2.4.2 FPGA的基本結(jié)構(gòu)與特點(diǎn)
2.4.3 CPLD與FPGA的比較
2.5 CPLD/FPGA主流器件介紹
2.5.1 Altera的CPLD系列
2.5.2 Xilinx的CPLD系列
2.5.3 Altera的FPGA系列
2.5.4 Xilinx的FPGA系列
2.6 編程與配置
2.6.1 JTAG方式的CPLD編程
2.6.2 PC并行口的FPGA配置
2.6.3 FPGA專用配置器件
本章小結(jié)
習(xí)題
第3章 CPLD/FPGA開發(fā)工具——QuartusⅡ
3.1 QuartusⅡ概述
3.1.1 QuartusⅡ的特性
3.1.2 QuartusⅡ設(shè)計(jì)流程
3.1.3 QuartusⅡ的主界面
3.2 新建一個(gè)設(shè)計(jì)工程
3.2.1 轉(zhuǎn)換MAX+PLUSII設(shè)計(jì)
3.2.2 使用“New Project Wizard命令新建工程
3.2.3 設(shè)計(jì)輸入
3.3 編譯與仿真工具
3.3.1 編譯工具
3.3.2 仿真工具
3.3.3 時(shí)序分析工具
3.4 編程下載
3.4.1 指定器件和分配引腳
3.4.2 配置器件
3.5 設(shè)計(jì)優(yōu)化及其他設(shè)置
3.5.1 面積與速度的優(yōu)化
3.5.2 時(shí)序約束及設(shè)置
3.5.3 適配設(shè)置
3.5.4 功率分析
3.6 器件庫和參數(shù)化宏功能模塊
3.6.1 元件庫和宏單元庫
3.6.2 自定制宏功能模塊
3.6.3 嵌入式存儲(chǔ)器和鎖相環(huán)模塊
3.6.4 濾波器FIR
3.7 嵌入式邏輯分析儀的硬件測試
3.8 嵌入式系統(tǒng)設(shè)計(jì)
3.8.1 用SOPC Builder創(chuàng)建SOPC設(shè)計(jì)
3.8.2 用DSP Builder創(chuàng)建DSP設(shè)計(jì)
本章小結(jié)
習(xí)題
第4章 硬件描述語言AHDL
4.1 AHDL的基本元素
4.2 基本的AHDL設(shè)計(jì)結(jié)構(gòu)
4.2.1 子設(shè)計(jì)段
4.2.2 邏輯段
4.2.3 變量段
4.2.4 AHDL模板
4.3 函數(shù)模塊及其引用
4.4 AHDL的描述語句
4.4.1 文本編輯語句
4.4.2 邏輯設(shè)計(jì)語句
4.5 數(shù)字單元電路的設(shè)計(jì)實(shí)例
4.5.1 組合邏輯電路
4.5.2 寄存器和計(jì)數(shù)器
4.5.3 有限狀態(tài)機(jī)設(shè)計(jì)
4.5.4 綜合邏輯電路
本章小結(jié)
習(xí)題
第5章 硬件描述語言VHDL
5.1 VHDL基本結(jié)構(gòu)
5.1.1 多路選擇器的VHDL描述
5.1.2 實(shí)體
5.1.3 結(jié)構(gòu)體
5.1.4 庫、程序包及配置
5.2 VHDL語法規(guī)則
5.2.1 文字規(guī)則
5.2.2 數(shù)據(jù)對象
5.2.3 數(shù)據(jù)類型
5.2.4 VHDL操作符
5.2.5 VHDL屬性描述
5.3 VHDL中的順序語句
5.3.1 賦值語句
5.3.2 流程控制語句
5.3.3 WAIT語句
5.3.4 斷言語句
5.4 VHDL中的并行語句
5.4.1 進(jìn)程語句
5.4.2 并行信號(hào)賦值語句
5.4.3 塊語句
5.4.4 元件例化語句
5.4.5 生成語句
5.5 子程序
5.5.1 函數(shù)
5.5.2 過程
5.5.3 子程序重載
5.6 狀態(tài)機(jī)的VHDL設(shè)計(jì)
5.6.1 狀態(tài)機(jī)的基本結(jié)構(gòu)
5.6.2 狀態(tài)轉(zhuǎn)移圖
5.6.3 狀態(tài)機(jī)的VHDL描述
5.6.4 狀態(tài)機(jī)的圖形編輯設(shè)計(jì)
5.6.5 狀態(tài)編碼與狀態(tài)分配
5.6.6 剩余狀態(tài)與容錯(cuò)技術(shù)
5.7 數(shù)字電路設(shè)計(jì)
5.7.1 VHDL的描述風(fēng)格
……
第6章 硬件描述語言Verilog HDL
第7章 數(shù)字系統(tǒng)設(shè)計(jì)及實(shí)例
第8章 FPGA綜合設(shè)計(jì)實(shí)踐
書單推薦
