關(guān)于我們
書單推薦
新書推薦

數(shù)字集成電路設(shè)計(jì)

數(shù)字集成電路設(shè)計(jì)

定  價(jià):69 元

叢書名:高等學(xué)校電子信息類專業(yè)系列教材

        

  • 作者:李嬌,張金藝,任春明,孫學(xué)成
  • 出版時(shí)間:2024/3/1
  • ISBN:9787302655459
  • 出 版 社:清華大學(xué)出版社
  • 中圖法分類:TN431.2 
  • 頁碼:380
  • 紙張:
  • 版次:1
  • 開本:
9
7
6
8
5
7
5
3
4
0
5
2
9
本書適宜做為電子工程類專業(yè)讀者的集成電路設(shè)計(jì)方面的教材,其建設(shè)目標(biāo)是:期望讀者通過對(duì)本教材的學(xué)習(xí),使讀者對(duì)數(shù)字系統(tǒng)集成電路設(shè)計(jì)所需基本知識(shí)有一個(gè)較全面的了解和掌握;同時(shí),根據(jù)對(duì)應(yīng)專業(yè)的特點(diǎn),使讀者對(duì)集成電路可測(cè)試性設(shè)計(jì)有關(guān)知識(shí)和當(dāng)今較先進(jìn)的集成電路設(shè)計(jì)方法、及Verilog HDL在集成電路設(shè)計(jì)全過程的運(yùn)用也有所了解。
為此,本教材內(nèi)容將涵蓋設(shè)計(jì)方法學(xué)、生產(chǎn)工藝、EDA軟件工具、相關(guān)微電子學(xué)基礎(chǔ)知識(shí)、集成電路設(shè)計(jì)步驟、Verilog HDL硬件描述語言、集成電路測(cè)試方法、可測(cè)試性設(shè)計(jì)和SoC設(shè)計(jì)等集成電路設(shè)計(jì)方面的關(guān)鍵知識(shí)點(diǎn)
 你還可能感興趣
 我要評(píng)論
您的姓名   驗(yàn)證碼: 圖片看不清?點(diǎn)擊重新得到驗(yàn)證碼
留言內(nèi)容