本書為“十二五”普通高等教育本科國家級規(guī)劃教材、教育部高等學校電工電子基礎課程教學指導分委員會推薦教材，也是國家級優(yōu)秀教材團隊、國家級線上線下混合式一流本科課程教學成果。全書共9章，包括：數(shù)字電路基礎、邏輯門電路、組合邏輯電路、觸發(fā)器、時序邏輯電路、脈沖信號的產(chǎn)生和整形、半導體存儲器、可編程邏輯器件，以及數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器。本書遵循保證基礎知識、加強現(xiàn)代方法、理論聯(lián)系實際、便于教學實施的編寫原則，在保證基本概念、基本分析方法和設計方法的基礎上，強化了現(xiàn)代數(shù)字電路分析、設計與工程應用的結(jié)合。
張艷花，中北大學，電子測試國家級國防重點實驗室（太原分部）方向負責人，山西省現(xiàn)代無損檢測技術工程中心主任。現(xiàn)為兵器測試技術專家組成員、教育部電 子信息科學與工程類專業(yè)教學指導委員會成員、中國無損檢測射線專業(yè)委員會副主任委員，山西省機械工程學會副理事長、無損檢測學會理事長，中國電子學會高級 會員、中國兵工學會高級會員。目前從事通信技術、信號處理和識別、自動檢測技術、數(shù)字圖像處理與信息重建等領域的教學和研究工作。
目 錄
第1章 數(shù)字電路基礎 1
1.1 數(shù)字電路概述 2
1.1.1 模擬信號和數(shù)字信號 2
1.1.2 數(shù)字信號的表示方法 2
1.1.3 數(shù)字電路 3
1.2 數(shù)制和碼制 4
1.2.1 數(shù)字電路的常用數(shù)制 4
1.2.2 不同數(shù)制之間的相互轉(zhuǎn)換 6
1.2.3 碼制 8
1.3 二進制算術運算 12
1.4 邏輯代數(shù)基礎 14
1.4.1 邏輯代數(shù)的三種基本運算 14
1.4.2 邏輯代數(shù)的基本公式和常用公式 16
1.4.3 邏輯代數(shù)的基本規(guī)則 18
1.5 邏輯函數(shù)的化簡 18
1.5.1 邏輯函數(shù)的最簡形式及變換 18
1.5.2 邏輯函數(shù)的公式化簡法 20
1.5.3 用卡諾圖化簡邏輯函數(shù) 21
1.6 邏輯關系描述方法的相互轉(zhuǎn)換 27
1.6.1 用波形圖描述邏輯函數(shù) 27
1.6.2 邏輯函數(shù)描述方法間的轉(zhuǎn)換 27
1.7 VHDL簡介 29
1.7.1 VHDL的基本結(jié)構(gòu) 30
1.7.2 VHDL的元素 32
1.7.3 VHDL的基本語句 34
課程思政案例 37
本章小結(jié) 37
隨堂測驗 38
習題1 39
第2章 邏輯門電路 41
2.1 邏輯門電路概述 42
2.2 TTL集成邏輯門 42
2.2.1 雙極型三極管的開關特性 43
2.2.2 TTL與非門的電路結(jié)構(gòu)與工作原理 46
2.2.3 TTL與非門的外部電氣特性和主要參數(shù) 47
2.2.4 TTL與非門的改進系列 54
2.2.5 其他邏輯功能的TTL門電路 56
2.2.6 TTL集電極開路門和三態(tài)輸出門 57
2.2.7 TTL門電路的使用規(guī)則 62
*2.3 發(fā)射極耦合邏輯門 64
2.4 CMOS邏輯門 65
2.4.1 MOS管的開關特性 65
2.4.2 CMOS反相器 67
2.4.3 其他邏輯功能的CMOS門電路 69
2.4.4 CMOS傳輸門 71
2.4.5 CMOS漏極開路門與CMOS三態(tài)輸出門 72
2.4.6 各種CMOS數(shù)字集成電路的比較 74
2.4.7 CMOS門電路的使用規(guī)則 75
2.5 Bi-CMOS門電路 75
2.6 TTL門與CMOS門的接口電路 76
2.6.1 TTL驅(qū)動CMOS 77
2.6.2 CMOS驅(qū)動TTL 77
2.6.3 TTL、CMOS門與大電流負載的接口 79
2.7 門電路的VHDL描述 80
課程思政案例 80
本章小結(jié) 81
隨堂測驗 81
習題2 82
第3章 組合邏輯電路 85
3.1 組合邏輯電路概述 86
3.2 基于門電路的組合邏輯電路的分析與設計 86
3.2.1 基于門電路的組合邏輯電路的分析 86
3.2.2 基于門電路的組合邏輯電路的設計 87
3.3 常用集成中規(guī)模組合邏輯電路 89
3.3.1 編碼器 89
3.3.2 譯碼器 93
3.3.3 數(shù)據(jù)選擇器 98
3.3.4 數(shù)值比較器 100
3.3.5 加法器 102
3.4 中規(guī)模組合邏輯電路的應用 105
3.4.1 譯碼器的應用 105
3.4.2 數(shù)據(jù)選擇器的應用 108
3.4.3 全加器的應用 110
3.4.4 其他應用舉例 111
3.5 競爭–冒險 113
3.5.1 競爭–冒險的基本概念 113
3.5.2 競爭–冒險的判斷方法 114
3.5.3 競爭–冒險的消除方法 115
3.6 組合邏輯電路的VHDL描述 116
*3.7 過程考核模塊：洗衣機控制器組合邏輯電路模塊的設計 118
本章小結(jié) 118
隨堂測驗 119
習題3 120
第4章 觸發(fā)器 124
4.1 觸發(fā)器概述 125
4.2 基本RS觸發(fā)器 125
4.2.1 與非門組成的基本RS觸發(fā)器 125
4.2.2 或非門組成的基本RS觸發(fā)器 128
4.2.3 應用舉例 128
4.3 同步觸發(fā)器 129
4.3.1 同步RS觸發(fā)器 129
4.3.2 同步D觸發(fā)器 131
4.3.3 同步觸發(fā)器的空翻現(xiàn)象 131
4.4 主從觸發(fā)器 132
4.4.1 主從RS觸發(fā)器 132
4.4.2 主從JK觸發(fā)器 133
4.4.3 其他主從結(jié)構(gòu)的觸發(fā)器 136
4.5 邊沿觸發(fā)器 137
4.5.1 維持–阻塞邊沿D觸發(fā)器 137
4.5.2 用CMOS傳輸門組成的邊沿D觸發(fā)器 138
4.5.3 利用傳輸延遲時間的邊沿JK觸發(fā)器 139
4.6 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關系 141
4.7 集成觸發(fā)器簡介及其應用舉例 141
4.8 觸發(fā)器的VHDL描述 144
課程思政案例 145
本章小結(jié) 146
隨堂測驗 146
習題4 148
第5章 時序邏輯電路 151
5.1 時序邏輯電路概述 152
5.1.1 時序邏輯電路的特點 152
5.1.2 時序邏輯電路的分類 152
5.1.3 時序邏輯電路的表示方法 153
5.2 基于觸發(fā)器的時序邏輯電路的分析 154
5.2.1 時序邏輯電路的分析方法 154
5.2.2 同步時序邏輯電路的分析 154
5.2.3 異步時序邏輯電路的分析 157
5.3 基于觸發(fā)器的同步時序邏輯電路的設計 159
5.3.1 時序邏輯電路的設計方法 159
5.3.2 同步時序邏輯電路的設計 160
5.4 中規(guī)模集成時序邏輯電路 170
5.4.1 寄存器和移位寄存器 170
5.4.2 計數(shù)器 176
5.5 中規(guī)模集成時序邏輯器件應用 194
5.5.1 中規(guī)模集成計數(shù)器的應用 195
5.5.2 中規(guī)模移位寄存器的應用 208
5.6 順序脈沖發(fā)生器和序列信號發(fā)生器 212
5.6.1 順序脈沖發(fā)生器 212
5.6.2 序列信號發(fā)生器 216
5.7 綜合應用舉例 220
5.8 基于VHDL的時序邏輯電路的設計 224
5.8.1 VHDL的狀態(tài)描述 224
5.8.2 一般時序邏輯電路的VHDL描述舉例 225
5.8.3 狀態(tài)機及其VHDL描述 226
*5.9 過程考核模塊：洗衣機控制器時序邏輯電路模塊的設計 230
課程思政案例 231
本章小結(jié) 231
隨堂測驗 232
習題5 234
第6章 脈沖信號的產(chǎn)生和整形 238
6.1 脈沖信號概述 239
6.2 施密特觸發(fā)器 239
6.2.1 門電路構(gòu)成的施密特觸發(fā)器 240
6.2.2 集成施密特觸發(fā)器 242
6.2.3 用555定時器構(gòu)成的施密特觸發(fā)器 243
6.2.4 施密特觸發(fā)器的應用 246
6.3 單穩(wěn)態(tài)觸發(fā)器 247
6.3.1 門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 248
6.3.2 集成單穩(wěn)態(tài)觸發(fā)器 249
6.3.3 用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器 252
6.3.4 單穩(wěn)態(tài)觸發(fā)器的應用 254
6.4 多諧振蕩器 255
6.4.1 用門電路組成的多諧振蕩器 255
6.4.2 石英晶體組成的多諧振蕩器 257
6.4.3 由555定時器構(gòu)成的多諧振蕩器 258
6.4.4 多諧振蕩器的應用：燃氣灶熄火聲光報警電路 260
*6.5 過程考核模塊：洗衣機控制器脈沖波形的產(chǎn)生與整形模塊的設計 261
課程思政案例 261
本章小結(jié) 261
隨堂測驗 262
習題6 263
第7章 半導體存儲器 266
7.1 半導體存儲器概述 267
7.2 只讀存儲器 268
7.2.1 固定ROM 268
7.2.2 可編程ROM 270
7.2.3 可擦除可編程ROM 270
7.2.4 ROM芯片應用舉例 273
7.2.5 常用集成ROM存儲器芯片 275
7.3 隨機存儲器 277
7.3.1 RAM的基本結(jié)構(gòu) 277
7.3.2 SRAM的靜態(tài)存儲單元 279
7.3.3 DRAM的動態(tài)存儲單元 280
7.4 存儲容量的擴展 282
7.4.1 位擴展 282
7.4.2 字擴展 283
7.4.3 字、位同時擴展 284
7.5 存儲器的VHDL描述 284
本章小結(jié) 286
隨堂測驗 286
習題7 287
第8章 可編程邏輯器件 288
8.1 可編程邏輯器件概述 289
8.1.1 PLD的基本結(jié)構(gòu) 289
8.1.2 PLD的分類 289
8.1.3 PLD的電路表示方法 290
8.1.4 PLD的性能特點 291
8.2 可編程陣列邏輯 291
8.2.1 PAL的基本電路結(jié)構(gòu) 291
8.2.2 PAL的應用舉例 292
8.3 通用陣列邏輯器件 292
8.3.1 GAL的基本電路結(jié)構(gòu) 293
8.3.2 OLMC的組成結(jié)構(gòu) 293
8.3.3 GAL的特點 296
8.4 復雜可編程邏輯器件 297
8.4.1 CPLD的基本結(jié)構(gòu) 297
8.4.2 MAX7000系列的結(jié)構(gòu)和功能 297
8.4.3 MAX7000系列的宏單元 298
8.4.4 邏輯陣列塊 299
8.4.5 MAX7000系列的其他組成部分 299
8.4.6 CPLD的特性 300
8.5 現(xiàn)場可編程門陣列器件 300
8.5.1 現(xiàn)場可編程門陣列器件的基本結(jié)構(gòu) 301
8.5.2 查找表的原理與結(jié)構(gòu) 301
8.5.3 FLEX 10K系列的基本結(jié)構(gòu) 302
8.5.4 FPGA的特點 306
8.5.5 FPGA與CPLD在功能和性能上的主要差別 306
8.6 基于可編程邏輯器件的數(shù)字系統(tǒng)設計 307
8.6.1 基于可編程邏輯器件的數(shù)字系統(tǒng)設計流程 307
8.6.2 設計舉例：超聲波測距系統(tǒng)的設計 309
8.6.3 其他數(shù)字系統(tǒng)設計微視頻 313
*8.7 過程考核模塊：基于可編程邏輯器件的洗衣機控制模塊的設計 314
本章小結(jié) 314
隨堂測驗 314
習題8 315
第9章 數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器 316
9.1 數(shù)模轉(zhuǎn)換器 317
9.1.1 數(shù)模轉(zhuǎn)換的基本原理和分類 317
9.1.2 數(shù)模轉(zhuǎn)換的常用技術 318
9.1.3 DAC的主要技術指標 322
9.1.4 集成DAC及其應用 323
9.2 模數(shù)轉(zhuǎn)換器 326
9.2.1 模數(shù)轉(zhuǎn)換器的基本原理和分類 326
9.2.2 并行比較型ADC 328
*9.2.3 流水線型ADC 330
9.2.4 逐次逼近型ADC 332
9.2.5 雙積分型ADC 335
*9.2.6 ∑-?型ADC 336
9.2.7 ADC的主要技術指標 339
9.2.8 集成ADC及其應用 340
*9.3 過程考核：洗衣機控制器的整體聯(lián)調(diào)與優(yōu)化設計 342
本章小結(jié) 344
隨堂測驗 344
習題9 345
參考文獻 347
書單推薦
