本書(shū)以目前流行的XilinxZYNQ-7000系列FPGA為平臺(tái)，以VerilogHDL和C/C++語(yǔ)言為基礎(chǔ)，結(jié)合作者多年的教學(xué)經(jīng)驗(yàn)，系統(tǒng)介紹了FPGA基礎(chǔ)知識(shí)及ZYNQ架構(gòu)、VerilogHDL語(yǔ)法規(guī)則、組合/時(shí)序邏輯電路一般設(shè)計(jì)方法、數(shù)字邏輯電路HDL設(shè)計(jì)、SoC嵌入式開(kāi)發(fā)及VitisHLS使用方法等內(nèi)容。全書(shū)以PYNQ-Z2為開(kāi)發(fā)平臺(tái)，以Vivado、Vitis和VitisHLS為開(kāi)發(fā)工具，由淺入深、循序漸進(jìn)，通過(guò)多個(gè)設(shè)計(jì)實(shí)例，讓讀者逐步掌握純FPGA設(shè)計(jì)、SoC嵌入式開(kāi)發(fā)以及HLSIP生成與優(yōu)化等主流設(shè)計(jì)方法。