本書從處理器指令集架構(gòu)入手，介紹了RISC�睼指令集架構(gòu)，在此基礎(chǔ)上對處理器微架構(gòu)進行闡述，同時，以Ariane核為例詳述微架構(gòu)中指令提取、指令譯碼、指令發(fā)射、指令執(zhí)行和指令提交，以及存儲管理、中斷和異常處理。除RISC�睼核之外，本書還涉及處理器驗證，其中包括UVM、RISC�睼驗證框架的搭建、指令發(fā)生器和模擬器。
本書適合作為大專院校學(xué)生學(xué)習(xí)RISC�睼指令集微架構(gòu)以及芯片驗證的入門教材，也可供RISC�睼處理器設(shè)計與驗證相關(guān)工程技術(shù)人員或研究人員參考。