定 價(jià):129 元
叢書名:半導(dǎo)體與集成電路關(guān)鍵技術(shù)叢書
- 作者:李金城
- 出版時(shí)間:2023/11/1
- ISBN:9787111737063
- 出 版 社:機(jī)械工業(yè)出版社
- 中圖法分類:TN432
- 頁(yè)碼:
- 紙張:膠版紙
- 版次:
- 開本:16開
本書理論與實(shí)踐并重,為讀者提供CMOS模擬集成電路全流程設(shè)計(jì)的理論與實(shí)踐指導(dǎo),以及與設(shè)計(jì)流程有關(guān)的背景知識(shí)和重要理論分析,同時(shí)配有相關(guān)的設(shè)計(jì)訓(xùn)練,包括具體案例和EDA 軟件的操作與使用方法。本書搭建完整的知識(shí)體系,幫助讀者全面了解和掌握模擬集成電路設(shè)計(jì)的理論與方法。本書不僅包括從器件版圖結(jié)構(gòu)原理到芯片設(shè)計(jì)的完整流程,而且還對(duì)集成電路設(shè)計(jì)中重要的實(shí)際問題進(jìn)行了分析和討論,使讀者得到完整的理論與實(shí)踐指導(dǎo),從而具備直接從事CMOS 模擬集成電路設(shè)計(jì)工作的基本能力。
本書可為集成電路行業(yè)從業(yè)人員提供參考,同時(shí)也可以供相關(guān)專業(yè)學(xué)生學(xué)習(xí)使用。
★構(gòu)建模擬電路全流程設(shè)計(jì)的完整知識(shí)、實(shí)踐體系
★掌握從原理分析、芯片設(shè)計(jì)、版圖技巧到工程實(shí)踐的工作能力
本書搭建了模擬集成電路設(shè)計(jì)的完整知識(shí)體系。
提供了模擬集成電路全流程設(shè)計(jì)的理論與實(shí)踐指導(dǎo)。
幫助讀者全面了解和掌握模擬集成電路設(shè)計(jì)的理論與方法。不僅包括從器件版圖結(jié)構(gòu)原理到芯片設(shè)計(jì)的完整流程,而且還對(duì)集成電路設(shè)計(jì)中重要的實(shí)際問題進(jìn)行了分析和討論,以及包括設(shè)計(jì)流程有關(guān)的背景知識(shí)和重要理論分析,同時(shí)配有相關(guān)的設(shè)計(jì)訓(xùn)練,包括具體案例和EDA軟件的操作與使用方法,使讀者具備直接從事CMOS模擬集成電路設(shè)計(jì)工作的基本能力。
集成電路產(chǎn)業(yè)是信息技術(shù)產(chǎn)業(yè)的核心,是支撐經(jīng)濟(jì)社會(huì)發(fā)展和保障國(guó)家安全的戰(zhàn)略性、基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè)。加快推進(jìn)集成電路產(chǎn)業(yè)發(fā)展,對(duì)轉(zhuǎn)變經(jīng)濟(jì)發(fā)展方式、保障國(guó)家安全、提升綜合國(guó)力具有重大戰(zhàn)略意義。發(fā)展集成電路產(chǎn)業(yè)已上升為國(guó)家戰(zhàn)略,擁有強(qiáng)大的集成電路產(chǎn)業(yè)和領(lǐng)先的技術(shù),已成為實(shí)現(xiàn)科技強(qiáng)國(guó)、產(chǎn)業(yè)強(qiáng)國(guó)的關(guān)鍵標(biāo)志。
集成電路可以大體劃分為模擬集成電路和數(shù)字集成電路兩大類,它們既相互獨(dú)立,又相輔相成,在電路系統(tǒng)中都發(fā)揮著不可替代的作用。隨著集成電路工藝水平的提高,數(shù)字集成電路的信號(hào)處理能力越來越強(qiáng),大有“一統(tǒng)天下”的趨勢(shì),但是自然界中的信號(hào)是模擬信號(hào),人們能夠感知的信號(hào)也是模擬信號(hào),數(shù)字電路無法直接處理,必須通過模擬電路將其進(jìn)行模-數(shù)、數(shù)-模轉(zhuǎn)換,所以模擬集成電路將會(huì)伴隨著數(shù)字集成電路一直存在下去。
模擬集成電路的重要作用不只限于模-數(shù)、數(shù)-模轉(zhuǎn)換,還包括放大、濾波、存儲(chǔ)和電源管理等很多方面,而且數(shù)字集成電路內(nèi)部也必須由很多模擬電路進(jìn)行輔助。另外,雖然數(shù)字集成電路設(shè)計(jì)過程中的自動(dòng)化程度很高,但其所依靠的標(biāo)準(zhǔn)邏輯單元和輸入/輸出單元等器件也是用模擬集成電路的技術(shù)實(shí)現(xiàn)的。因此,可以說沒有模擬集成電路設(shè)計(jì),就沒有數(shù)字集成電路設(shè)計(jì),而且無論集成電路工藝發(fā)展到哪個(gè)工藝節(jié)點(diǎn),模擬集成電路設(shè)計(jì)的基本理論與方法都不會(huì)過時(shí)。
本書各章將以CMOS模擬集成電路設(shè)計(jì)流程為主線,講述CMOS集成電路工藝與器件、Spice原理與仿真、工藝角與PVT仿真、版圖設(shè)計(jì)技術(shù)與常用技巧以及DRC、LVS、RCX/PEX和后仿真。同時(shí)在此基礎(chǔ)上介紹了一個(gè)四運(yùn)放芯片設(shè)計(jì)案例,內(nèi)容涵蓋了共源放大器原理、MOS器件參數(shù)獲取方法、運(yùn)算放大器基本結(jié)構(gòu)分析、運(yùn)算放大器設(shè)計(jì)指標(biāo)計(jì)算與仿真、版圖設(shè)計(jì)與驗(yàn)證、寄生參數(shù)提取與后仿真、芯片整體規(guī)劃、Padframe搭建和芯片整體版圖設(shè)計(jì)與驗(yàn)證,以及MPW流片、封裝與測(cè)試等全部?jī)?nèi)容,充分引導(dǎo)讀者完成一個(gè)完整的CMOS模擬集成電路設(shè)計(jì)流程。同時(shí),本書電路圖形符號(hào)形式與軟件保持一致。
CMOS模擬集成電路有幾個(gè)特殊的專有問題需要考慮,它們對(duì)電路的性能和可靠性至關(guān)重要,其中主要包括金屬電遷移(ElectroMigration,EM)、電壓降(IR Drop)、靜電放電(Electro-Static Discharge,ESD)、閂鎖(Latch-up)、保護(hù)環(huán)(Guardring)和版圖匹配(Layout Matching)等,以及與工藝相關(guān)的溝道效應(yīng)(Channelling Effect)、陰影效應(yīng)(Shadowling Effect)、阱鄰近效應(yīng)(Well Proximity Effect,WPE)和淺溝槽隔離(ShallowTrench Isolation,STI)等對(duì)版圖匹配的影響。本書用專門的章節(jié)對(duì)上述問題進(jìn)行了討論,并給出了常用的解決方案,以幫助讀者避免因此類問題造成的設(shè)計(jì)缺陷和電路隱患。
本書的章節(jié)安排涵蓋原理圖輸入到后仿真,是一個(gè)十分完整的設(shè)計(jì)流程。對(duì)流程中的每個(gè)設(shè)計(jì)步驟先介紹原理,再結(jié)合案例給出EDA軟件的操作方法,具有完整的可操作性。帶隙參考源和運(yùn)算放大器是學(xué)習(xí)模擬集成電路設(shè)計(jì)的基礎(chǔ),書中用較大的篇幅對(duì)其進(jìn)行了原理性分析、設(shè)計(jì)和仿真,努力做到重點(diǎn)突出,理論與實(shí)踐并重。本書內(nèi)容由淺入深,力求把復(fù)雜問題簡(jiǎn)單化,并且為了便于理解和記憶,對(duì)很多重要公式、方法和結(jié)論等進(jìn)行了分類和歸納。同時(shí)為了減少在學(xué)習(xí)過程中對(duì)文獻(xiàn)的考證量,并降低對(duì)集成電路設(shè)計(jì)先修課程的依賴程度,本書對(duì)相應(yīng)的背景知識(shí)和基本原理都進(jìn)行了介紹,使各部分內(nèi)容獨(dú)立成章,自成體系。
學(xué)習(xí)和完成每章中的實(shí)驗(yàn),并經(jīng)過反復(fù)實(shí)踐和練習(xí)后,讀者將能夠熟練地使用EDA軟件,獨(dú)立完成CMOS模擬集成電路的整個(gè)流程。電路理論部分可以使讀者掌握帶隙參考源和運(yùn)算放大器的基本電路結(jié)構(gòu)和工作原理,能夠?qū)秴⒖荚催M(jìn)行溫度系數(shù)仿真,能夠?qū)\(yùn)算放大器進(jìn)行單位增益帶寬、相位裕度,以及其他重要設(shè)計(jì)指標(biāo)的仿真,并可根據(jù)仿真結(jié)果對(duì)電路進(jìn)行調(diào)整和優(yōu)化。通過本書中的四運(yùn)放芯片設(shè)計(jì)案例,讀者可以了解芯片的設(shè)計(jì)、流片、封裝和測(cè)試的基本過程,并掌握CMOS模擬集成電路從原理圖到芯片的整個(gè)過程。
學(xué)習(xí)本書一定要理論與實(shí)踐并重,對(duì)書中各章的實(shí)驗(yàn)要親自動(dòng)手實(shí)踐,只有這樣才能真正掌握CMOS模擬集成電路全流程設(shè)計(jì)的理論與方法,并能熟練地使用EDA軟件完成各個(gè)設(shè)計(jì)步驟。通過動(dòng)手實(shí)踐不僅能建立感性認(rèn)識(shí),提高熟練程度,而且還能提高職業(yè)敏感性,減少常見的操作失誤,避免常見錯(cuò)誤,同時(shí)親身感受設(shè)計(jì)過程中可能出現(xiàn)的困難和問題,也能有效提高設(shè)計(jì)實(shí)踐的自信心。
另外,希望讀者學(xué)習(xí)本書時(shí)要反復(fù)實(shí)踐,不僅要學(xué)會(huì)使用EDA軟件完成整個(gè)設(shè)計(jì)流程,而且還要做到脫離書本和熟練使用,以便為今后專注于電路理論深造和電路設(shè)計(jì)優(yōu)化打下堅(jiān)實(shí)的基礎(chǔ)。如果連基本流程都沒走過或者走不通,創(chuàng)新與優(yōu)化根本無從談起,一切都只是紙上談兵,面對(duì)實(shí)際項(xiàng)目依然是一個(gè)新手,在設(shè)計(jì)過程中會(huì)錯(cuò)誤百出,失誤不斷,工作效率低下,導(dǎo)致項(xiàng)目進(jìn)展緩慢,干勁和熱情也可能隨之消失。
本書可以作為集成電路專業(yè)高年級(jí)本科生和研究生的學(xué)習(xí)參考書,有效地把完整的設(shè)計(jì)流程和系統(tǒng)的理論體系融合起來,幫助讀者在理論和實(shí)踐方面共同提高。由于目前我國(guó)集成電路領(lǐng)域不僅人才嚴(yán)重短缺,而
李金城
北京交通大學(xué)副教授,中國(guó)科學(xué)院微電子所博士,清華大學(xué)電子系博士后,長(zhǎng)期從事集成電路教學(xué)和科研工作,在模擬集成電路設(shè)計(jì)和數(shù)字集成電路設(shè)計(jì)領(lǐng)域都具有豐富的教學(xué)和實(shí)踐經(jīng)驗(yàn)。主要研究領(lǐng)域包括混合信號(hào)集成電路設(shè)計(jì)、衛(wèi)星導(dǎo)航芯片設(shè)計(jì)。主持和參加了多項(xiàng)國(guó)家自然基金項(xiàng)目,并擁有多項(xiàng)發(fā)明專利。
前言
第1章 CMOS模擬集成電路設(shè)計(jì)概述1
1.1 CMOS 模擬集成電路設(shè)計(jì)的重要性與挑戰(zhàn) 1
1.2 CMOS 模擬集成電路設(shè)計(jì)流程簡(jiǎn)介 2
1.3 如何學(xué)好模擬集成電路設(shè)計(jì) 2
1.4 的shell 命令和vi 基礎(chǔ) 3
1.5 本章小結(jié) 8
知識(shí)點(diǎn)鞏固練習(xí)題 8
第2 章 CMOS 器件與原理圖輸入 10
2.1 半導(dǎo)體與CMOS 工藝 10
2.2 MOS 管 15
2.3 CMOS 電阻 19
2.4 CMOS 電容 25
2.5 CMOS 電感 30
2.6 CMOS 二極管 31
2.7 CMOS 雙極晶體管 33
2.8 CMOS 工藝PDK 35
2.9 有源負(fù)載共源極放大器原理圖輸入 36
2.10 Library、Cell 和View 46
2.11 symbol view 的自動(dòng)生成方法 48
2.12 schematic entry 注意事項(xiàng) 52
2.13 本章小結(jié) 53
知識(shí)點(diǎn)鞏固練習(xí)題 53
第3 章 Spice 原理與Cadence 仿真 54
3.1 Spice 簡(jiǎn)介 54
3.2 Spice 器件模型 55
3.3 Spice 基本語(yǔ)法舉例分析 55
3.4 Spice 文件結(jié)構(gòu) 58
3.5 靜態(tài)工作點(diǎn)仿真(.op)與直流掃描仿真(.dc) 59
3.6 直流二重掃描與MOS 管I-V 特性曲線 67
3.7 瞬態(tài)仿真(.tran) 72
3.8 交流仿真(.ac)和常用波形操作技術(shù) 80
3.9 工藝角仿真和波形顯示方法 88
3.10 溫度掃描與帶隙參考源入門 96
3.11 PVT 仿真 117
3.12 蒙特卡羅分析 123
3.13 噪聲原理與噪聲分析(.noise) 128
3.14 Spice 仿真收斂問題 138
3.15 本章小結(jié) 140
知識(shí)點(diǎn)鞏固練習(xí)題 140
第4 章 版圖基本操作與技巧 142
4.1 元件例化與單層顯示 142
4.2 打散Pcell 分析圖層屬性 146
4.3 畫矩形和多邊形 150
4.4 移動(dòng)、復(fù)制、旋轉(zhuǎn)與鏡像翻轉(zhuǎn) 151
4.5 拉伸與切割 152
4.6 精確尺寸與嚴(yán)格對(duì)齊 153
4.7 打孔與跨層畫線 161
4.8 保護(hù)環(huán)原理與Multipart Path 自動(dòng)畫法 163
4.9 合并與組建cell 174
4.10 Edit in Place 176
4.11 版圖操作綜合練習(xí) 177
4.12 本章小結(jié) 180
知識(shí)點(diǎn)鞏固練習(xí)題 181
第5 章 版圖設(shè)計(jì)、驗(yàn)證與后仿真 183
5.1 版圖設(shè)計(jì)規(guī)則 183
5.2 版圖平面規(guī)劃與布局布線 186
5.3 CS_stage 版圖設(shè)計(jì) 188
5.4 CS_stage DRC 190
5.5 CS_stage LVS 195
5.6 CS_stage RCX/PEX 201
5.7 CS_stage 后仿真 209
5.8 CS_stage 版圖的導(dǎo)出與導(dǎo)入 214
5.9 本章小結(jié) 216
知識(shí)點(diǎn)鞏固練習(xí)題 216
第6 章 版圖設(shè)計(jì)的重要問題與優(yōu)化處理方法 218
6.1 金屬電遷移與電壓降 218
6.2 靜電放電 219
6.3 閂鎖效應(yīng) 221
6.4 天線效應(yīng) 223
6.5 金屬密度和多晶硅密度 224
6.6 淺槽隔離及其擴(kuò)散區(qū)長(zhǎng)度效應(yīng)和擴(kuò)散區(qū)間距效應(yīng) 225
6.7 傾斜角度離子注入與陰影效應(yīng) 226
6.8 阱鄰近效應(yīng) 227
6.9 柵間距效應(yīng) 227
6.10 版圖匹配 228
6.11 源漏共用與棒圖 240
6.12 版圖優(yōu)化的設(shè)計(jì)原則與方法 243
6.13 版圖設(shè)計(jì)的可制造性設(shè)計(jì) 245
6.14 本章小結(jié) 247
知識(shí)點(diǎn)鞏固練習(xí)題 247
第7 章 IO Pad 249
7.1 鈍化窗口與Bonding 249
7.2 IO Pad 結(jié)構(gòu) 250
7.3 Pad 庫(kù) 251
7.4 Padframe 257
7.5 芯片封裝 259
7.6 本章小結(jié) 260
知識(shí)點(diǎn)鞏固練習(xí)題 260
第8 章 差分運(yùn)算放大器原理與全流程設(shè)計(jì)案例 262
8.1 共源極放大器分析基礎(chǔ) 262
8.2 差分運(yùn)算放大器結(jié)構(gòu)分析 270
8.3 相位裕度與密勒補(bǔ)償 274
8.4 gm、W/L 及μnCOX 的計(jì)算 282
8.5 運(yùn)算放大器主要性能指標(biāo) 291
8.6 折疊式共源共柵放大器電路設(shè)計(jì)與仿真 312
8.6.1 設(shè)計(jì)指標(biāo) 312
8.6.2 電路結(jié)構(gòu)規(guī)劃 312
8.6.3 手工計(jì)算 314
8.6.4 原理圖輸入與仿真 319
8.6.5 PVT 仿真與優(yōu)化 330
8.6.6 其他設(shè)計(jì)指標(biāo)的仿真 336
8.7 二級(jí)折疊式共源共柵放大器版圖設(shè)計(jì)與后仿真 359
8.7.1 器件形狀調(diào)整與局部版圖單元?jiǎng)澐?359
8.7.2 單器件版圖單元設(shè)計(jì) 360
8.7.3 匹配器件版圖單元設(shè)計(jì) 364
8.7.4 主體單元布局與布線 369
8.7.5 功能模塊版圖單元設(shè)計(jì) 370
8.7.6 版圖的后處理 373
8.7.7 寄生參數(shù)提取與后仿真 374
8.8 本章小結(jié) 375
知識(shí)點(diǎn)鞏固練習(xí)題 376
第9 章 四運(yùn)放芯片設(shè)計(jì)與COB 封裝測(cè)試 377
9.1 Padframe 規(guī)劃與頂層電路設(shè)計(jì) 377
9.2 創(chuàng)建Pad 版圖、符號(hào)圖和電路圖 379
9.3 Padframe 版圖設(shè)計(jì)與驗(yàn)證 387
9.4 整體芯片版圖搭建、驗(yàn)證與后仿真 390
9.5 MPW 流片與封裝測(cè)試 397
9.6 本章小結(jié) 401
知識(shí)點(diǎn)鞏固練習(xí)題 401
參考文獻(xiàn) 402
參考答案 403