數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)教程
定 價(jià)：49 元
叢書名：面向新工科普通高等教育系列教材
- 作者：袁小平 編著
- 出版時(shí)間：2022/6/1
- ISBN：9787111699880
- 出 版 社：機(jī)械工業(yè)出版社
- 中圖法分類：TN79-33
- 頁碼：176
- 紙張：
- 版次：
- 開本：16
本書以目前常用的主流數(shù)字電子技術(shù)教學(xué)內(nèi)容為主線，編寫了4章共16個(gè)實(shí)驗(yàn)和8個(gè)課題設(shè)計(jì)。第1章介紹了數(shù)字電路實(shí)驗(yàn)的基礎(chǔ)知識(shí)，第2章設(shè)計(jì)了數(shù)字電路的基礎(chǔ)實(shí)驗(yàn)和綜合性實(shí)驗(yàn)。第3章從實(shí)驗(yàn)教學(xué)內(nèi)容要及時(shí)跟蹤現(xiàn)代電子技術(shù)的發(fā)展?fàn)顩r出發(fā)，引入了電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)和FPGA技術(shù)，安排了基于EDA的數(shù)字電路設(shè)計(jì)與仿真實(shí)驗(yàn)。第4章從數(shù)字電子技術(shù)課程設(shè)計(jì)出發(fā)，設(shè)計(jì)了研究型實(shí)驗(yàn)課題，并提出了課程設(shè)計(jì)的參考選題。此外，從實(shí)驗(yàn)教材知識(shí)的完整性考慮，在附錄A和附錄B中分別介紹了兩種EDA軟件的使用方法；附錄C介紹了Verilog HDL的使用；附錄D 介紹了自行研發(fā)的FB-EDU-DYD-A型數(shù)字電子技術(shù)實(shí)驗(yàn)平臺(tái)；附錄E介紹部分常用數(shù)字集成電路及其引腳分布。
本書簡明易懂，可操作性強(qiáng)，可作為電氣信息類、計(jì)算機(jī)類、自動(dòng)化類、電氣類等專業(yè)本科生的數(shù)字電子技術(shù)實(shí)驗(yàn)、EDA實(shí)訓(xùn)課題等實(shí)踐教學(xué)的教材，也可作為從事電子技術(shù)開發(fā)的工程人員以及廣大愛好者的參考書。
目 錄
前言
緒論1
第1章 數(shù)字電路實(shí)驗(yàn)基礎(chǔ)知識(shí)3
1.1 實(shí)驗(yàn)的基本過程3
1.2 實(shí)驗(yàn)操作規(guī)范和常見實(shí)驗(yàn)故障檢查方法4
1.3 實(shí)驗(yàn)要求6
1.4 數(shù)字集成電路封裝7
1.5 常見邏輯電路圖的表示形式8
1.6 數(shù)字集成電路的應(yīng)用要點(diǎn)10
1.6.1 數(shù)字集成電路使用中的注意事項(xiàng)10
1.6.2 TTL集成電路使用應(yīng)注意的問題10
1.6.3 CMOS集成電路使用應(yīng)注意的問題11
第2章 數(shù)字電路基本實(shí)驗(yàn)、綜合設(shè)計(jì)實(shí)驗(yàn)13
實(shí)驗(yàn)1 集成門電路邏輯功能及參數(shù)測(cè)試13
實(shí)驗(yàn)2 TTL集電極開路門與三態(tài)門的應(yīng)用17
實(shí)驗(yàn)3 利用SSI設(shè)計(jì)組合邏輯電路21
實(shí)驗(yàn)4 利用MSI設(shè)計(jì)組合電路26
實(shí)驗(yàn)5 競(jìng)爭(zhēng)與冒險(xiǎn)實(shí)驗(yàn)研究31
實(shí)驗(yàn)6 集成觸發(fā)器及其應(yīng)用34
實(shí)驗(yàn)7 集成移位寄存器及其應(yīng)用38
實(shí)驗(yàn)8 計(jì)數(shù)、譯碼、顯示電路42
實(shí)驗(yàn)9 555定時(shí)器及應(yīng)用47
實(shí)驗(yàn)10 A/D和D/A轉(zhuǎn)換器51
第3章 基于EDA的數(shù)字電路設(shè)計(jì)與仿真下載實(shí)驗(yàn)57
實(shí)驗(yàn)1 簡單邏輯電路設(shè)計(jì)與仿真57
實(shí)驗(yàn)2 全加器設(shè)計(jì)、仿真與下載61
實(shí)驗(yàn)3 有時(shí)鐘使能的兩位十進(jìn)制計(jì)數(shù)器設(shè)計(jì)64
實(shí)驗(yàn)4 計(jì)數(shù)、譯碼與顯示電路HDL設(shè)計(jì)66
實(shí)驗(yàn)5 動(dòng)態(tài)掃描顯示電路設(shè)計(jì)69
實(shí)驗(yàn)6 復(fù)雜數(shù)字鐘設(shè)計(jì)73
第4章 數(shù)字電子技術(shù)課程設(shè)計(jì)75
4.1 課程設(shè)計(jì)概述75
4.2 課程設(shè)計(jì)報(bào)告要求77
4.3 交通信號(hào)燈控制器設(shè)計(jì)舉例78
4.4 創(chuàng)新研究型選題參考82
課題1 智力競(jìng)賽搶答器邏輯電路設(shè)計(jì)82
課題2 模擬乒乓球游戲機(jī)83
課題3 電子拔河游戲機(jī)84
課題4 簡易電話計(jì)時(shí)器85
課題5 病房呼叫系統(tǒng)86
課題6 家用電風(fēng)扇控制邏輯電路設(shè)計(jì)87
課題7 基于EDA技術(shù)的簡易數(shù)字頻率計(jì)89
課題8 簡易數(shù)字頻率計(jì)設(shè)計(jì)90
4.5 數(shù)字電子技術(shù)課程設(shè)計(jì)參考題93
附錄99
附錄A Proteus仿真軟件介紹與應(yīng)用99
A.1 Proteus仿真軟件概述99
A.2 Proteus軟件初步使用102
A.3 Proteus軟件常用虛擬儀器使用108
A.4 激勵(lì)源和探針119
附錄B Quartus II仿真軟件的基本操作123
B.1 Quartus II概述123
B.2 Quartus II操作實(shí)例124
附錄C Verilog HDL語言及其應(yīng)用135
C.1 Verilog HDL設(shè)計(jì)的基本結(jié)構(gòu)136
C.2 數(shù)據(jù)類型137
C.3 Verilog中的運(yùn)算符142
C.4 關(guān)鍵字和保留標(biāo)示符145
C.5 常用語法結(jié)構(gòu)147
C.6 時(shí)序邏輯電路157
C.7 狀態(tài)機(jī)的描述161
附錄D 數(shù)字電子技術(shù)實(shí)驗(yàn)平臺(tái)165
D.1 系統(tǒng)模塊基本特征166
D.2 實(shí)驗(yàn)箱主板功能166
D.3 實(shí)驗(yàn)平臺(tái)模塊組成166
D.4 主要模塊原理圖167
D.5 數(shù)電常用模塊使用時(shí)的引腳說明170
附錄E 部分常用數(shù)字集成電路及其引腳分布圖172
書單推薦
