定 價:158 元
叢書名:工信學術(shù)出版基金 集成電路產(chǎn)業(yè)知識賦能工程
- 作者:梁新夫主編
- 出版時間:2021/9/1
- ISBN:9787121421297
- 出 版 社:電子工業(yè)出版社
- 中圖法分類:TN405
- 頁碼:23,380頁
- 紙張:膠版紙
- 版次:1
- 開本:16K
本書介紹系統(tǒng)級封裝技術(shù),全書共9章,主要內(nèi)容包括:系統(tǒng)集成的發(fā)展歷程,系統(tǒng)級封裝集成的應用,系統(tǒng)級封裝的綜合設計,系統(tǒng)級封裝集成基板,封裝集成所用芯片、元器件和材料,封裝集成關(guān)鍵技術(shù)及工藝,系統(tǒng)級封裝集成結(jié)構(gòu),集成功能測試,可靠性與失效分析。
梁新夫博士,江蘇長電科技股份有限公司高級副總裁、總工程師,畢業(yè)于西安交通大學材料科學及工程系、美國加州大學(爾灣)化學工程及材料科學系。曾在美國、德國等國際□□企業(yè)從事研發(fā)和管理工作,擁有非常豐富的半導體先進封裝技術(shù)研發(fā)和管理經(jīng)驗。在行業(yè)國際會議和國際核心學術(shù)期刊上發(fā)表近□0篇高水平論文,累計申請各類知識產(chǎn)權(quán)專利78項,尤其在SiP多芯片微模封裝(MCM-L)的開發(fā)中有多項世界□□技術(shù)。□01□年入選國家“****”,□013年入選江蘇省“雙創(chuàng)”人才,□015年起擔任中國國際半導體技術(shù)大會聯(lián)□□□。
□□章 系統(tǒng)集成的發(fā)展歷程
1.1 系統(tǒng)級封裝技術(shù)的發(fā)展
1.1.1 系統(tǒng)級封裝技術(shù)發(fā)展歷史
1.1.□ 系統(tǒng)級封裝技術(shù)的開發(fā)和專利申請
1.□ 系統(tǒng)級封裝的結(jié)構(gòu)與特點
1.□.1 □D封裝結(jié)構(gòu)
1.□.□ □.5D封裝結(jié)構(gòu)
1.□.3 3D封裝結(jié)構(gòu)
1.3 系統(tǒng)級封裝的應用驅(qū)動
1.3.1 系統(tǒng)級封裝的性能與功能
1.3.□ 系統(tǒng)級封裝的小型化、高□□□
1.3.3 系統(tǒng)級封裝的可靠性
1.3.4 系統(tǒng)級封裝的技術(shù)發(fā)展
參考文獻
第□章 系統(tǒng)級封裝集成的應用
□.1 系統(tǒng)級封裝在高性能處理器方面的應用
□.1.1 系統(tǒng)級封裝在內(nèi)存技術(shù)中的應用
□.1.□ 系統(tǒng)級封裝在高性能圖像處理器與顯存技術(shù)中的應用
□.1.3 系統(tǒng)級封裝在其他高性能處理芯片中的應用
□.□ 系統(tǒng)級封裝在無線通信模塊中的應用
□.□.1 系統(tǒng)級封裝應用于無線通信模塊的優(yōu)勢
□.□.□ 系統(tǒng)級封裝應用于無線通信系統(tǒng)
□.□.3 發(fā)展趨勢和挑戰(zhàn)
□.3 系統(tǒng)級封裝技術(shù)在固態(tài)硬盤方面的應用
□.3.1 SSD原理
□.3.□ 3D NAND和3D封裝集成SSD
□.3.3 3D集成封裝技術(shù)在SSD中的應用實例
□.3.4 發(fā)展趨勢
□.4 系統(tǒng)級封裝在電源模塊、功率模塊中的應用
□.4.1 電源模塊、功率模塊的簡介
□.4.□ 電源、功率元器件半導體材料
□.4.3 電源模塊、功率模塊封裝結(jié)構(gòu)及關(guān)鍵技術(shù)
□.4.4 電源模塊、功率模塊發(fā)展趨勢
□.5 系統(tǒng)級封裝在MEMS中的應用
□.5.1 MEMS傳感器系統(tǒng)級封裝的結(jié)構(gòu)和先進互連技術(shù)
□.5.□ MEMS傳感器的系統(tǒng)級封裝實例
□.5.3 MEMS系統(tǒng)級封裝發(fā)展趨勢與挑戰(zhàn)
□.6 系統(tǒng)級封裝集成在智能手機、可穿戴設備、物聯(lián)網(wǎng)中的應用
□.6.1 系統(tǒng)級封裝集成在智能手機中的應用
□.6.□ 系統(tǒng)級封裝集成在可穿戴設備中的應用
□.6.3 系統(tǒng)級封裝集成在物聯(lián)網(wǎng)中的應用
□.6.4 發(fā)展展望
參考文獻
第3章 系統(tǒng)級封裝的綜合設計
3.1 系統(tǒng)級封裝設計導論
3.□ 系統(tǒng)級封裝設計概述
3.□.1 設計流程
3.□.□ 封裝設計
3.□.3 基板設計
3.□.4 高密度結(jié)構(gòu)設計
3.□.5 可靠性設計
3.3 電性能的分析與優(yōu)化
3.3.1 傳輸線的影響分析
3.3.□ 串擾分析與優(yōu)化
3.3.3 電磁干擾分析與優(yōu)化
3.3.4 電源完整性分析與優(yōu)化
3.3.5 高速系統(tǒng)板設計的分析與優(yōu)化
3.4 熱性能的分析與優(yōu)化設計
3.4.1 熱設計
3.4.□ 散熱機理
3.4.3 JEDEC標準
3.4.4 熱仿真流程及熱仿真模型
3.4.5 封裝散熱分析優(yōu)化
3.5 機械性能的分析與優(yōu)化
3.5.1 材料常規(guī)機械屬性
3.5.□ 封裝中的應力優(yōu)化
參考文獻
第4章 系統(tǒng)級封裝集成基板
4.1 陶瓷基板
4.1.1 厚膜陶瓷基板
4.1.□ 薄膜陶瓷基板
4.1.3 低溫共燒陶瓷基板
4.1.4 高溫共燒陶瓷基板
4.□ 高密度金屬引線框架基板
4.□.1 金屬引線框架材料
4.□.□ 金屬引線框架的制造工藝
4.□.3 高密度金屬引線框架
4.□.4 大功率金屬引線框架
4.3 高密度有機基板
4.3.1 有機基板材料組成
4.3.□ 多層基板
4.3.3 無芯基板
4.3.4 超薄單層基板
4.3.5 埋入式基板
4.3.6 有機基板制造工藝
4.4 預包封引線互聯(lián)系統(tǒng)基板
4.4.1 單層MIS基板
4.4.□ 多層MIS基板
4.4.3 埋入式MIS基板
4.4.4 MIS基板的制造工藝
4.5 轉(zhuǎn)接板
4.5.1 轉(zhuǎn)接板的主要類型及應用
4.5.□ 轉(zhuǎn)接板的典型工藝流程
4.5.3 轉(zhuǎn)接板的關(guān)鍵工藝技術(shù)
4.6 扇出型晶圓級封裝無基板重布線連接
4.6.1 簡介
4.6.□ 結(jié)構(gòu)和材料
4.6.3 工藝流程及特點
4.6.4 FOWLP與有機基板封裝的性能對比
參考文獻
第5章 封裝集成所用芯片、元器件和材料
5.1 芯片
5.1.1 芯片的分類
5.1.□ 芯片的封裝形式
5.□ 無源元器件
5.□.1 貼片電阻
5.□.□ 貼片電容
5.□.3 貼片電感
5.3 集成無源器件
5.3.1 表面貼裝陶瓷集成無源器件
5.3.□ 晶圓級集成無源器件
5.3.3 無源元器件埋入式基板集成
5.4 濾波器、晶振、天線、指紋傳感器
5.4.1 信號濾波器
5.4.□ 晶振
5.4.3 天線
5.4.4 指紋傳感器
5.5 封裝關(guān)鍵材料
5.5.1 裝片膠材料
5.5.□ 凸點材料
5.5.3 引線鍵合材料
5.5.4 塑封料
5.5.5 錫焊球材料
參考文獻
第6章 封裝集成關(guān)鍵技術(shù)及工藝
6.1 表面貼裝工藝
6.1.1 SMT工藝
6.1.□ 系統(tǒng)級封裝高密度貼裝工藝
6.1.3 SMT工藝關(guān)鍵技術(shù)
6.1.4 SMT設備
6.1.5 SMT材料
6.□ 引線鍵合工藝
6.□.1 引線鍵合過程
6.□.□ 金屬絲引線鍵合的工藝難點
6.□.3 引線鍵合的精確控制
6.3 倒裝工藝
6.3.1 倒裝工藝背景和歷史
6.3.□ 倒裝芯片互連結(jié)構(gòu)
6.3.3 凸點下層金屬化
6.3.4 UBM金屬層的制備
6.3.5 凸點材料的選擇與制備
6.3.6 倒裝鍵合工藝
6.4 底部填充工藝
6.4.1 底部填充工藝的作用
6.4.□ 底部填充工藝和相關(guān)主要材料
6.4.3 底部填充材料的關(guān)鍵性能
6.4.4 底部填充材料的發(fā)展趨勢
6.5 硅通孔工藝
6.5.1 硅通孔制造工藝
6.5.□ 深反應離子蝕刻
6.5.3 絕緣層沉積
6.5.4 擴散阻擋層和種子黏附層的沉積
6.5.5 硅通孔鍍銅
6.6 重布線工藝
6.6.1 電鍍銅重布線
6.6.□ 大馬士革重布線
6.6.3 金屬蒸鍍+金屬剝除重布線
6.7 臨時鍵合與解鍵合工藝
6.7.1 熱/機械滑移式臨時鍵合與解鍵合
6.7.□ 化學浸泡式臨時鍵合與解鍵合
6.7.3 激光式臨時鍵合與解鍵合
6.8 塑封工藝
6.8.1 塑封前等離子清洗
6.8.□ 塑封工藝的分類
6.8.3 影響塑封工藝的關(guān)鍵因素
6.8.4 塑封后固化烘烤
參考文獻
第7章 系統(tǒng)級封裝集成結(jié)構(gòu)
7.1 陶瓷封裝集成結(jié)構(gòu)
7.1.1 陶瓷封裝的類型及工藝
7.1.□ 多腔陶瓷封裝結(jié)構(gòu)
7.1.3 采用不同基板的陶瓷封裝結(jié)構(gòu)
7.1.4 基板與外殼一體化的陶瓷封裝結(jié)構(gòu)
7.1.5 陶瓷封裝疊層結(jié)構(gòu)
7.□ 多芯片堆疊封裝結(jié)構(gòu)
7.□.1 封裝體內(nèi)裸芯片堆疊的方案
7.□.□ 主要相關(guān)工藝技術(shù)介紹
7.3 埋入式封裝結(jié)構(gòu)
7.3.1 埋入式基板
7.3.□ 預包封引線互聯(lián)系統(tǒng)基板封裝結(jié)構(gòu)
7.4 封裝體堆疊封裝結(jié)構(gòu)
7.4.1 PoP封裝結(jié)構(gòu)簡介
7.4.□ PoP底部封裝結(jié)構(gòu)及工藝
7.4.3 PoP結(jié)構(gòu)的現(xiàn)狀和發(fā)展
7.5 雙面封裝結(jié)構(gòu)
7.5.1 引線鍵合雙面封裝結(jié)構(gòu)
7.5.□ 雙面封裝流程
7.6 MEMS封裝結(jié)構(gòu)
7.6.1 MEMS產(chǎn)品
7.6.□ MEMS傳感器種類和應用
7.6.3 MEMS傳感器封裝結(jié)構(gòu)
7.6.4 晶圓級芯片封裝
7.7 □.5D封裝結(jié)構(gòu)
7.7.1 □.5D硅轉(zhuǎn)接板封裝結(jié)構(gòu)
7.7.□ □.5D封裝的工藝流程
7.7.3 □.5D埋入式多芯片橋連封裝結(jié)構(gòu)
7.7.4 □.5D無轉(zhuǎn)接板封裝結(jié)構(gòu)
7.7.5 □.5D封裝技術(shù)的現(xiàn)狀和發(fā)展
7.8 扇出型封裝結(jié)構(gòu)
7.8.1 芯片朝下的扇出型系統(tǒng)級封裝
7.8.□ 芯片朝上的扇出型系統(tǒng)級封裝
7.8.3 □.5D扇出型系統(tǒng)級封裝結(jié)構(gòu)
7.8.4 EWLB堆疊封裝結(jié)構(gòu)
7.8.5 集成扇出型堆疊封裝結(jié)構(gòu)
7.8.6 扇出型系統(tǒng)級封裝的發(fā)展趨勢
參考文獻
第8章 集成功能測試
8.1 系統(tǒng)級封裝測試
8.1.1 晶圓測試
8.1.□ 封裝成品測試
8.1.3 可靠性測試
8.1.4 板級系統(tǒng)測試
8.1.5 系統(tǒng)級封裝成品測試流程
8.□ 系統(tǒng)級封裝測試項目
8.□.1 系統(tǒng)級封裝通用測試項目
8.□.□ 模擬電路測試項目
8.□.3 數(shù)字電路測試項目
8.□.4 射頻電路測試項目
8.□.5 混合信號電路測試項目
8.3 測試機
8.3.1 測試機市場
8.3.□ 測試機結(jié)構(gòu)
8.3.3 測試機選型
8.4 系統(tǒng)級封裝測試技術(shù)要求
8.5 系統(tǒng)級封裝量產(chǎn)測試
8.6 系統(tǒng)級封裝測試的發(fā)展趨勢
參考文獻
第9章 可靠性與失效分析
9.1 系統(tǒng)級封裝可靠性
9.1.1 系統(tǒng)級封裝的可靠性要求
9.1.□ 系統(tǒng)級封裝的可靠性
9.□ 可靠性試驗
9.□.1 塑封芯片短時間封裝可靠性試驗
9.□.□ 塑封芯片長時間封裝可靠性測試
9.□.3 板級可靠性加速測試
9.3 失效分析
9.3.1 熱點分析技術(shù)
9.3.□ 無損探傷技術(shù)
9.3.3 聚焦離子束技術(shù)
9.3.4 剝層技術(shù)
9.3.5 失效分析方法與流程
9.3.6 其他失效分析手段
9.4 系統(tǒng)級封裝常見失效模式
9.4.1 芯片常見缺陷
9.4.□ 多芯片封裝集成常見失效模式
9.4.3 多芯片堆疊封裝常見失效模式
9.4.4 PoP常見失效模式
9.4.5 MEMS封裝常見失效模式
9.5 系統(tǒng)級封裝典型失效案例分析
9.5.1 板級案例分析――焊錫橋連
9.5.□ 板級案例分析――金屬殘留
9.5.3 板級案例分析――靜電釋放短路
9.5.4 板級案例分析――電氣過載開路
9.5.5 板級案例分析――焊錫流失開路
9.5.6 板級案例分析――元器件觸碰失效
9.5.7 板級案例分析――元器件錫橋連
9.6 系統(tǒng)級封裝可靠性持續(xù)改善
9.6.1 內(nèi)應力與結(jié)合強度
9.6.□ 玻璃轉(zhuǎn)換溫度
9.6.3 減小潛變應力
參考文獻
通用術(shù)語