第1章 C8051F360單片機(jī)結(jié)構(gòu)
1.1 C8051F360單片機(jī)簡(jiǎn)介
1.2 CIP-51內(nèi)核
1.2.1 編程及調(diào)試支持
1.2.2 指令系統(tǒng)
1.3 存儲(chǔ)器組織
1.3.1 程序存儲(chǔ)器
1.3.2 內(nèi)部數(shù)據(jù)存儲(chǔ)器
1.3.3 特殊功能寄存器及其分頁
1.3.4 片內(nèi)XRAM和外部數(shù)據(jù)存儲(chǔ)器
1.4 振蕩器
1.4.1 可編程內(nèi)部高頻振蕩器
1.4.2 可編程內(nèi)部低頻振蕩器
1.4.3 外部振蕩器
1.4.4 系統(tǒng)時(shí)鐘選擇
1.5 鎖相環(huán)（PLL）
1.5.1 PLL輸入時(shí)鐘和預(yù)分頻
1.5.2 PLL倍頻和輸出時(shí)鐘
1.6 中斷系統(tǒng)
1.6.1 中斷源與中斷向量
1.6.2 中斷優(yōu)先級(jí)
1.6.3 中斷響應(yīng)時(shí)間
1.6.4 中斷系統(tǒng)相關(guān)寄存器
1.6.5 外部中斷
第2章 C8051F360的數(shù)字I/O端口
2.1 I/O端口
2.1.1 端口結(jié)構(gòu)
2.1.2 優(yōu)先權(quán)交叉開關(guān)譯碼器
2.1.3 通用I/O端口
2.1.4 I/O端口初始化
2.2 定時(shí)/計(jì)數(shù)器
2.2.1 信號(hào)類型
2.2.2 通用定時(shí)/計(jì)數(shù)器T0和T1
2.2.3 定時(shí)/計(jì)數(shù)器T2和T3
2.3 可編程定時(shí)/計(jì)數(shù)器陣列（PCA）
2.3.1 PCA定時(shí)/計(jì)數(shù)器
2.3.2 捕捉/比較模塊
2.3.3 邊沿觸發(fā)捕捉方式
2.3.4 軟件定時(shí)器（比較）方式
2.3.5 高速輸出方式
2.3.6 頻率輸出方式
2.3.7 8位PWM方式
2.3.8 16位PWM方式
2.3.9 PCA相關(guān)寄存器的定義
2.3.10 PCA應(yīng)用舉例
2.4 SMBus總線
2.4.1 SMBus原理
2.4.2 SMBus協(xié)議
2.4.3 SMBus的使用
2.4.4 SMBus寄存器
2.5 SPI總線
2.5.1 信號(hào)說明
2.5.2 SPI工作方式
2.5.3 SPI中斷源
2.5.4 串行時(shí)鐘時(shí)序
2.5.5 SPI相關(guān)寄存器
2.5.6 小結(jié)
第3章 C8051F360的模擬外設(shè)
3.1 模擬外設(shè)的組成
3.2 10位A/D轉(zhuǎn)換器（ADC0）
3.2.1 模擬多路選擇開關(guān)
3.2.2 ADC0數(shù)據(jù)輸出格式
3.2.3 ADC0的工作方式
3.2.4 ADC0相關(guān)寄存器
3.2.5 窗口檢測(cè)器
3.2.6 應(yīng)用舉例
3.2.7 例程
3.3 10位電流模式的DAC（IDA0）
3.3.1 DAC的工作過程
3.3.2 IDA0輸出更新
3.3.3 IDA0輸出字格式
3.3.4 IDA0相關(guān)寄存器
3.3.5 例程
3.4 電壓基準(zhǔn)
第4章 開發(fā)工具簡(jiǎn)介
4.1 單片機(jī)集成開發(fā)環(huán)境簡(jiǎn)介
4.1.1 擴(kuò)展對(duì)C8051F360的支持
4.1.2 建立工程及源代碼文件
4.1.3 編譯工程
4.1.4 仿真調(diào)試
4.2 C8051F系列單片機(jī)的圖形化配置軟件
4.3 CPLD/FPGA設(shè)計(jì)軟件Quartus II
第5章 實(shí)驗(yàn)平臺(tái)概述
5.1 總體框架
5.2 MCU模塊（EZ-001）
5.2.1 接口說明
5.2.2 設(shè)計(jì)與應(yīng)用
5.3 FPGA模塊（EZ-002）
5.3.1 設(shè)計(jì)與應(yīng)用
5.3.2 電路設(shè)計(jì)
5.3.3 FPGA模塊與MCU模塊的連接
5.3.4 FPGA模塊與A/D、D/A模塊的連接
5.3.5 測(cè)試及Quartus II的使用
5.3.6 FPGA的配置
5.4 LCD和鍵盤模塊（EZ-003）
5.4.1 設(shè)計(jì)原理
5.4.2 HS12864簡(jiǎn)介
5.4.3 HS12864底層程序設(shè)計(jì)
5.5 8位高速A/D模塊（EZ-004）
5.5.1 主要技術(shù)指標(biāo)
5.5.2 ADS930簡(jiǎn)介
5.5.3 電路設(shè)計(jì)
5.6 10位高速D/A模塊（EZ-005）
5.6.1 THS5651簡(jiǎn)介
5.6.2 電路設(shè)計(jì)
5.7 數(shù)碼顯示和溫度檢測(cè)模塊（EZ-006）
5.7.1 數(shù)碼管及LED控制電路
5.7.2 DS1624簡(jiǎn)介
5.7.3 程序設(shè)計(jì)
5.8 大容量SRAM模塊（EZ-007）
5.8.1 設(shè)計(jì)原理
5.8.2 程序設(shè)計(jì)
5.9 音頻放大濾波模塊（EZ-008）
5.10 音頻濾波功放模塊（EZ-009）
第6章 綜合設(shè)計(jì)實(shí)例
6.1 雙路DDS信號(hào)發(fā)生器設(shè)計(jì)
6.1.1 設(shè)計(jì)目標(biāo)
6.1.2 基本原理
6.1.3 雙路DDS信號(hào)發(fā)生器原理框圖
6.1.4 FPGA設(shè)計(jì)
6.1.5 單片機(jī)程序設(shè)計(jì)
6.1.6 拓展任務(wù)
6.2 數(shù)字化語音存儲(chǔ)與回放系統(tǒng)設(shè)計(jì)
6.2.1 設(shè)計(jì)目標(biāo)
6.2.2 基本原理
6.2.3 程序設(shè)計(jì)
6.2.4 拓展任務(wù)
6.3 高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
6.3.1 設(shè)計(jì)目標(biāo)
6.3.2 基本原理
6.3.3 FPGA設(shè)計(jì)
6.3.4 單片機(jī)程序設(shè)計(jì)
6.3.5 拓展任務(wù)
6.4 設(shè)計(jì)訓(xùn)練
6.4.1 簡(jiǎn)易數(shù)字鐘設(shè)計(jì)
6.4.2 簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)
6.4.3 交流信號(hào)參數(shù)測(cè)量裝置設(shè)計(jì)
6.4.4 簡(jiǎn)易數(shù)字存儲(chǔ)示波器設(shè)計(jì)
附錄A 鍵盤及LCD顯示例程
附錄B C8051F360內(nèi)部A/D轉(zhuǎn)換例程
附錄C C8051F360內(nèi)部D/A轉(zhuǎn)換例程
附錄D 數(shù)碼管顯示與溫度檢測(cè)例程
附錄E 大容量RAM測(cè)試?yán)��?br>附錄F 雙路DDS信號(hào)發(fā)生器例程
附錄G 數(shù)字化語音存儲(chǔ)與回放系統(tǒng)例程
附錄H 高速數(shù)據(jù)采集系統(tǒng)例程
參考文獻(xiàn)