基于VHDL的CPLD/FPGA開發(fā)與應用
定 價：30 元
叢書名：可編程邏輯器件快速進階叢書
- 作者：張丕狀，李兆光編著
- 出版時間：2009/8/1
- ISBN：9787118064025
- 出 版 社：國防工業(yè)出版社
- 中圖法分類：TP332.1
- 頁碼：246頁
- 紙張：膠版紙
- 版次：1
- 開本：16K
本書以Xinlinx公司和Alter公司的CPLD/FPGA開發(fā)環(huán)境為基礎，對VHDL硬件描述語言、CPLD/FPGA開發(fā)應用及相關知識做了系統(tǒng)和完整的介紹，使讀者掌握CPLD/FPGA在電路設計中的基本方法及實用技術。
第1章 概述
1.1 EDA技術的發(fā)展概況
1.2 EDA技術的基本內容
1.3 可編程邏輯器件
1.4 軟件開發(fā)工具
1.5 硬件描述語言概述
1.6 基于EDA軟件的CPLD/FPGA設計流程
1.7 IP核
第2章 可編程邏輯器件
2.1 概述
2.2 簡單可編程器件
2.2.1 PLD的基本結構
2.2.2 PLD的表示方法
2.2.3 PROM
2.2.4 PLA
2.2.5 PAL
2.2.6 GAL
2.3 CPLD
2.3.1 CPLD的基本結構與工作原理
2.3.2 常用的CPLD器件
2.4 FPGA
2.4.1 查找表
2.4.2 FPGA的基本結構和工作原理
2.4.3 常用的FPGA器件
2.5 CPLD與FPGA的比較
第3章 硬件描述語言VHDL的基本框架介紹
3.1 概述
3.1.1 硬件描述語言的簡介
3.1.2 VHDL與高級語言的聯系與區(qū)別
3.2 VHDL的基本結構
3.2.1 實體說明
3.2.2 結構體(構造體)
3.2.3 庫、程序包及配置
3.3 VHDL語言要素
3.3.1 數據對象
3.3.2 數據類型
3.3.3 基本運算符
3.3.4 屬性
3.4 VHDL語言的結構體描述方式
3.4.1 行為描述方式
3.4.2 數據流描述方式
3.4.3 結構化描述方式
第4章 VI-IDL典型語句
4.1 VHDL順序語句
4.1.1 賦值語句
4.1.2 條件控制語句
4.1.3 循環(huán)語句
4.1.4 其他順序語句
4.2 VHDL并行語句
4.2.1 進程語句
4.2.2 并行信號賦值語句
4.2.3 元件說明與元件例化語句
4.2.4 生成語句
4.2.5 塊語句
4.3 子程序
4.3.1 函數
4.3.2 過程
4.4 程序包、配置
4.4.1 程序包
4.4.2 配置
第5章 常用數字邏輯電路與VI-IDL描述方法
5.1 組合邏輯電路的設計
5.1.1 加法器
5.1.2 編碼器、譯碼器
5.1.3 多路選擇器、多路分配器
5.1.4 三態(tài)門及數據緩沖器
5.2 時序邏輯電路
5.2.1 時鐘信號與進程
5.2.2 觸發(fā)器的描述與置位、復位方式
5.2.3 寄存器
5.2.4 計數器
第6章 可編程器件的開發(fā)環(huán)境
第7章 SOPC設計入門
第8章 數據采集中的控制器設計
參考文獻
書單推薦
