前言
項目1 機器語言與邏輯代數(shù)
1.1 數(shù)制和碼制
1.1.1 數(shù)制
1.1.2 數(shù)制間的轉(zhuǎn)換
1.1.3 碼制
1.2 基本概念、公式和定理
1.2.1 三種基本邏輯運算
1.2.2 常用邏輯運算
1.2.3 基本公式、定理和運算規(guī)則
1.3 邏輯函數(shù)的化簡
1.3.1 邏輯函數(shù)化簡的意義及最簡式
1.3.2 公式化簡法
1.3.3 卡諾圖化簡法
1.3.4 具有無關(guān)項的邏輯函數(shù)的化簡
1.4 邏輯函數(shù)的表示方法及相互轉(zhuǎn)換
1.4.1 邏輯函數(shù)的表示方法
1.4.2 邏輯函數(shù)表示方法的相互轉(zhuǎn)換
1.5 Multisim10的使用
1.5.1 Multisim10運行環(huán)境
1.5.2 Multisim10操作界面
1.5.3 Multisim10的虛擬儀器
1.5.4 Multisim10基本操作
項目小結(jié)
習(xí)題

項目2 三人表決器的設(shè)計
2.1 半導(dǎo)體器件的開關(guān)特性
2.1.1 半導(dǎo)體二極管的開關(guān)特性
2.1.2 半導(dǎo)體三極管的開關(guān)特性
2.1.3 場效應(yīng)管的開關(guān)特性
2.2 分立元器件門電路
2.2.1 與門
2.2.2 或門
2.2.3 非門
2.2.4 復(fù)合門電路
2.2.5 三態(tài)門
2.2.6 正邏輯和負邏輯
2.3 TTL集成門電路
2.3.1 TTL與非門
2.3.2 其他類型的TTL門電路
2.4 集成邏輯門電路的特點及使用注意事項
2.4.1 TTL門電路的特點及使用注意事項
2.4.2 CMOs門電路的特點及使用注意事項
2.5 組合邏輯電路概述
2.5.1 組合邏輯電路的分析
2.5.2 組合邏輯電路的設(shè)計
2.6 技能訓(xùn)練：三人表決器電路設(shè)計
2.6.1 分析設(shè)計任務(wù)中的邏輯關(guān)系
2.6.2 電路設(shè)計步驟和要求
2.6.3 可行性驗證
2.6.4 元器件的選擇
2.6.5 電路連接與調(diào)試
項目小結(jié)
習(xí)題

項目3 數(shù)碼顯示電路的設(shè)計
3.1 編碼器
3.1.1 二進制編碼器
3.1.2 二一十進制編碼器
3.1.3 優(yōu)先編碼器
3.1.4 集成編碼器的應(yīng)用
3.2 譯碼器
3.2.1 二進制譯碼器
3.2.2 二一十進制譯碼器
3.2.3 顯示譯碼器
3.2.4 集成譯碼器（74LS138）的應(yīng)用
3.3 數(shù)值比較器
3.3.1 一位數(shù)值比較器
3.3.2 多位數(shù)值比較器
3.3.3 數(shù)值比較器的應(yīng)用
3.4 加法器
3.4.1 半加器
3.4.2 全加器
3.4.3 加法器的應(yīng)用
3.5 數(shù)據(jù)選擇器
3.5.1 集成雙四選一數(shù)據(jù)選擇器
3.5.2 集成八選一數(shù)據(jù)選擇器
3.5.3 數(shù)據(jù)選擇器的應(yīng)用
3.6 數(shù)據(jù)分配器
3.6.1 集成數(shù)據(jù)分配器
3.6.2 數(shù)據(jù)分配器的應(yīng)用
3.7 技能訓(xùn)練：數(shù)碼顯示電路的設(shè)計
3.7.1 分析任務(wù)
3.7.2 設(shè)計邏輯電路與硬件連接
3.7.3 可行性驗證
3.7.4 器件選擇
3.7.5 電路連接與調(diào)試
3.7.6 設(shè)計總結(jié)
項目小結(jié)
習(xí)題

項目4 搶答器電路設(shè)計與調(diào)試
4.1 基本RS觸發(fā)器
4.1.1 基本RS觸發(fā)器的組成
4.1.2 基本RS觸發(fā)器邏輯功能分析
4.2 時鐘觸發(fā)器
4.2.1 同步觸發(fā)器
4.2.2 邊沿觸發(fā)器
4.3 觸發(fā)器邏輯功能的相互轉(zhuǎn)換
4.3.1 D觸發(fā)器轉(zhuǎn)換為RS觸發(fā)器
4.3.2 D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器
4.3.3 JK觸發(fā)器轉(zhuǎn)換為T和T’觸發(fā)器
4.3.4 JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器
4.4 技能訓(xùn)練：三人搶答器電路設(shè)計與調(diào)試
4.4.1 元器件與電路
4.4.2 電路仿真
4.4.3 項目設(shè)計步驟與要求
4.4.4 電路連接與調(diào)試
項目小結(jié)
習(xí)題

項目5 計數(shù)器電路設(shè)計與調(diào)試
5.1 時序邏輯電路的分析方法
5.1.1 同步時序邏輯電路的分析
5.1.2 異步時序邏輯電路的分析
5.2 計數(shù)器
5.2.1 同步二進制計數(shù)器
5.2.2 十進制計數(shù)器
5.2.3 集成計數(shù)器74LSl61功能介紹
5.2.4 集成計數(shù)器74L$290功能介紹
5.2.5 任意進制計數(shù)器
5.3 寄存器
5.3.1 基本寄存器
5.3.2 移位寄存器
5.4 技能訓(xùn)練：二十四進制計數(shù)器的設(shè)計與調(diào)試
5.4.1 元器件與電路
5.4.2 電路仿真
5.4.3 項目設(shè)計步驟與要求
5.4.4 電路連接與調(diào)試
項目小結(jié)
習(xí)題

項目6 定時器電路設(shè)計與調(diào)試
6.1 555定時器的構(gòu)成
6.2 多諧振蕩器
6.2.1 555定時器構(gòu)成的多諧振蕩器
6.2.2 門電路構(gòu)成的多諧振蕩器
6.3 單穩(wěn)態(tài)觸發(fā)器
6.3.1 555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.2 門電路構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
6.3.3 單穩(wěn)態(tài)觸發(fā)器應(yīng)用實例
6.4 施密特觸發(fā)器
6.4.1 555定時器構(gòu)成的施密特觸發(fā)器
6.4.2 門電路構(gòu)成的施密特觸發(fā)器
6.4.3 施密特觸發(fā)器的應(yīng)用
6.5 技能訓(xùn)練：籃球24秒定時器的設(shè)計與調(diào)試
6.5.1 元器件與電路
6.5.2 電路仿真
6.5.3 項目設(shè)計步驟與要求
6.5.4 電路連接與調(diào)試
項目小結(jié)
習(xí)題

項目7 數(shù)字電壓表電路設(shè)計與調(diào)試
7.1 D／A轉(zhuǎn)換電路
7.1.1 倒T形電阻網(wǎng)絡(luò)D／A轉(zhuǎn)換器
7.1.2 權(quán)電流型D／A轉(zhuǎn)換器
7.1.3 權(quán)電流型D／A轉(zhuǎn)換器應(yīng)用舉例
7.1.4 D／A轉(zhuǎn)換器的主要技術(shù)指標(biāo)
7.2 A／D轉(zhuǎn)換電路
7.2.1 A／D轉(zhuǎn)換的一般步驟和取樣定理
7.2.2 取樣一保持電路
7.2.3 并行比較型A／D轉(zhuǎn)換器
7.2.4 逐次逼近型A／D轉(zhuǎn)換器
7.3 技能訓(xùn)練：數(shù)字電壓表電路的設(shè)計與調(diào)試
7.3.1 元器件與電路
7.3.2 項目設(shè)計步驟與要求
項目小結(jié)
習(xí)題

項目8 電子產(chǎn)品的記憶
8.1 半導(dǎo)體存儲器——ROM
8.1.1 固定只讀存儲器
8.1.2 可編程只讀存儲器
8.1.3 可擦除、可編程只讀存儲器
8.1.4 閃存只讀存儲器
8.1.5 ROM的應(yīng)用
8.2 半導(dǎo)體存儲器——RAM
8.2.1 RAM的基本結(jié)構(gòu)
8.2.2 地址譯碼器
8.2.3 RAM基本存儲單元
8.2.4 集成RAM2114介紹
8.2.5 RAM的作用
8.2.6 RAM的擴展
項目小結(jié)
習(xí)題

項目9 課程設(shè)計實例
9.1 實例1：數(shù)字鐘的設(shè)計
9.1.1 數(shù)字鐘的基本組成及工作原理
9.1.2 數(shù)字鐘的設(shè)計與制作
9.2 實例2：循環(huán)彩燈控制電路設(shè)計
9.2.1 循環(huán)彩燈控制電路設(shè)計任務(wù)及要求
9.2.2 電路設(shè)計
9.2.3 電路仿真

附錄A 常用集成芯片引腳排列圖
附錄B 常用邏輯符號對照表
附錄C 常用集成邏輯器件（IC）簡介

參考文獻