第一篇 VHDL基本語(yǔ)法和結(jié)構(gòu)
第1章 VHDL程序基本結(jié)構(gòu)
1．1 初識(shí)VHDL程序
1．2 VHDL程序基本結(jié)構(gòu)
1．2．1 VHDL程序一般結(jié)構(gòu)
1．2．2 庫(kù)、程序包
1．2．3 實(shí)體
1．2．4 結(jié)構(gòu)體
1．2．5 配置
1．3 結(jié)構(gòu)體描述方式
1．3．1 行為描述方式
1．3．2 數(shù)據(jù)流描述方式
1．3．3 結(jié)構(gòu)描述方式
本章小結(jié)
習(xí)題
第2章 VHDL基礎(chǔ)
2．1 VHDL的語(yǔ)言要素
2．1．1 VHDL文字規(guī)則
2．1．2 VHDL數(shù)據(jù)對(duì)象
2．1．3 VHDL數(shù)據(jù)類(lèi)型與轉(zhuǎn)換
2．1．4 VHDL操作符
2．1．5 VHDL的屬性語(yǔ)句
2．2 VHDL的順序語(yǔ)句
2．2 ，1賦值語(yǔ)句
2．2．2 轉(zhuǎn)向控制語(yǔ)句
2．2．3 WAIT語(yǔ)句
2．2．4 子程序調(diào)用語(yǔ)句
2．2．5 返回語(yǔ)句（RETURN）
2．2．6 斷言語(yǔ)句（ASSEI�。�
2．2．7 REPORT語(yǔ)句
2．2．8 NULL語(yǔ)句
2．3 VHDL的并行語(yǔ)句
2．3．1 并行信號(hào)賦值語(yǔ)旬
2．3．2 進(jìn)程語(yǔ)句
2．3．3 塊語(yǔ)句（BLOCK）
2．3．4 并行過(guò)程調(diào)用語(yǔ)句
2．3．5 元件例化語(yǔ)句
2．3．6 生成語(yǔ)句（GENERATE）
本章小結(jié)
習(xí)題

第二篇 電子線路CAD與仿真技術(shù)
第3章 電路仿真技術(shù)
3．1 Multisim軟件使用簡(jiǎn)介
3．2 Multisim軟件界面及通用環(huán)境變量
3．3 Multisim軟件常用元件庫(kù)分類(lèi)
3．4 Multisim軟件界面菜單工具欄介紹
3．4．1 菜單欄簡(jiǎn)介
3．4．2 工具欄簡(jiǎn)介
3．5 Multisim軟件的實(shí)際應(yīng)用
3．6 利用Multisim軟件進(jìn)行電阻、電容、電感的電原理性分析
3．6．1 電阻的分壓、限流電阻演示
3．6．2 電容的隔直流、通交流特性的演示和驗(yàn)證
3．6．3 電感的隔交流、通直流的特性演示與驗(yàn)證
3．6．4 二極管特性的演示與驗(yàn)證
3．6．5 三極管特性的演示與驗(yàn)證
第4章 電子線路CAD技術(shù)
4．1 ProtelDXP軟件平臺(tái)介紹
4．1．1 ProtelDXP概述
4．1．2 ProtelDXP界面
4．2 ProtelDXP電路原理圖的繪制
4．2．1 電路原理圖的繪制流程
4．2．2 新建工程設(shè)計(jì)項(xiàng)目
4．2．3 新建原理圖文件
4．2．4 原理圖圖紙的設(shè)置
4．2．5 放置元件
4．2．6 連接電路
4．2．7 網(wǎng)絡(luò)與網(wǎng)絡(luò)標(biāo)簽
4．2．8 生成PCB網(wǎng)表
4．3 PCB文件的設(shè)計(jì)
4．3．1 PCB的相關(guān)概念
4．3．2 PCB設(shè)計(jì)的流程和原則
4．3．3 PCB編輯環(huán)境
4．3．4 PCB文件的創(chuàng)建
4．3．5 PCB設(shè)計(jì)環(huán)境的設(shè)置
4．3．6 原理圖信息的導(dǎo)入
4．3．7 元件的放置及封裝的修改
4．3．8 布線
4．3．9 PCB設(shè)計(jì)的檢查
4．3．1 0PCB圖的打印及文件輸出
4．4 ProtelDXP庫(kù)的建立與元件制作
4．4．1 創(chuàng)建原理圖庫(kù)
4．4．2 創(chuàng)建PCB元件庫(kù)
4．4．3 元件封裝庫(kù)的管理
……

第三篇 PCB制板技術(shù)
第四篇 EDA技術(shù)實(shí)踐應(yīng)用